• The KIPS Transactions:PartB
• /
• v.10B no.5
• /
• pp.479-484
• /
• 2003

We propose a blind watermarking method that embeds a binary pseudo-random sequence (watermarks), (-1, 1), into wavelet dc components, while most watermarking techniques embed watermarks in the middle frequency range for robustness and fidelity. In our scheme, the watermarks are embedded into particular locations to be selected by a key, where some watermark embeddings are skipped to avoid severe degradation in quality. Our robustness is compared to some results registered to the ChechMark [1] that is one of the most popular benchmarking tools.

• Journal of Internet Computing and Services
• /
• v.4 no.3
• /
• pp.31-37
• /
• 2003

In this paper, an efficient non-scan design-for-testability (DFT) method for finite state machine(FSM) is proposed. The proposed method always guarantees short test pattern generation time and complete fault efficiency. It has a lower area overhead than full-scan and other non-scan DFT methods and enables to apply test patterns at-speed. The efficiency of the proposed method is demonstrated using well-known MCNC'91 FSM benchmark circuits.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2020.07a
• /
• pp.656-659
• /
• 2020

초해상화 딥러닝 기법은 학습 시 수렴하기까지 최소 수백 번의 에폭을 필요로 하며 오랜 시간이 걸린다. 최근, 영상 인식용 딥러닝 모델에서는 학습 수렴 속도를 향상시키기 위해 픽셀, 채널간 불필요한 상호연관 정보를 제거하는 Deconvolution 기술이 제안되었다. 본 논문에서는 최초로 Deconvolution 기술을 초해상화 딥러닝 방법에 적용하여 학습 수렴 속도 증가를 시도했다. 영상 인식 딥러닝 기법과 다르게 초해상화 딥러닝 기법은 이미지 특성 추출 부분과 이미지 복원 부분의 정보를 보존하는 것이 중요하기 때문에, EDSR을 Baseline 모델로 사용하여 양쪽 끝의 레이어는 기존의 Convolution 연산을 그대로 유지하고, 중간 레이어의 ResBlock 내의 Convolution 연산만 Deconvolution 연산으로 바꿔서 구성하였다. 초해상화 벤치마크 데이터셋을 사용한 실험 결과, 수렴속도가 빨라지지 않는 결과를 도출했다. 본 논문에서는 Deconvolution 기술이 Baseline 모델의 성능을 개선하지 못하는 이유를 초해상화 분야에서 기본적으로 적용되는 Residual Learning 기법 때문으로 분석했다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.1
• /
• pp.138-144
• /
• 2010

Tachyon primary system which introduces recently is a high performance supercomputer that composed with AMD Barcelona nodes. In this paper, we will verify the performance and parallel scalability of TachyonIn by using multi-zone NAS Parallel Benchmark(NPB) which is one of a program with hybrid parallel method. To test performance of hybrid parallel execution, B and C classes of BT-MZ in NPB version 3.3 were used. And the parallel scalability test has finished with Tachyon's 1024 processes. It is the first time in Korea to get a result of hybrid parallel computing calculation using more than 1024 processes. Hybrid parallel method in high performance computing system with multi-core technology like Tachyon describes that it can be very efficient and useful parallel performance benchmarks.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.1
• /
• pp.30-43
• /
• 2008

Memory reference instructions such as loads or stores are critical factors that limit the processing power of processor. The prefetching technique is an effective way to reduce the latency caused from memory access. However, excessively aggressive prefetch leads to cache pollution so as to cancel out the advantage of prefetch. In this study, four filtering schemes have been compared and evaluated which dynamically decide whether to begin prefetch after referring a filtering table to decrease cache pollution. First, A bi-states scheme has been shown to analyze the lock problem of the conventional scheme, this scheme such as conventional scheme used to be N:1 mapping, but it has the two state to 1bit value of each entries. A complete state scheme has been introduced to be used as a reference for the comparative study. A block address lookup scheme has been proposed as the main idea of this paper which exhibits the most exact filtering performance. This scheme has a length of the table the same as the bi-states scheme, the contents of each entry have the fields the same as the complete state scheme recently, never referenced data block address has been 1:1 mapping a entry of the filter table. Experimental results from commonly used general benchmarks and multimedia programs show that average cache miss ratio have been decreased by 10.5% for the block address lookup scheme(BAL) compare to conventional dynamic filter scheme(2-bitSC).

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.338-341
• /
• 2011

프로그램 코드 사이즈는 내장형시스템 구성에 있어서 고려해야 할 핵심 요소중의 하나이다. 프로그램 사이즈는 해당 시스템의 메모리 크기, 전력소모, 성능, 가격 등에 영향을 미치기 때문이다. 프로그램 코드 사이즈를 최적화하기 위하여 활용할 수 있는 시스템 자원 중에서 효과적인 것 중 하나가 복수 로드/스토어 명령어(Multiple Load/Store Instruction, MLS)이다. MLS 명령어는 하나의 명령어로 하나이상의 메모리 값을 레지스터로 블록 전송 (block transfer)하는 것이 가능하기 때문이다. 본 연구에서는 MLS명령어를 기존보다 효과적으로 생성함으로써 코드 크기를 감소시키는 최적화 기법에 대해 논의한다. 실험을 통하여 Mediabench와 DSPStone 벤치마크에서 본 연구에서 제안하는 기법을 통하여 평균 메모리 접근 코드사이즈가 10.3% 감소하였다.

• Annual Conference of KIPS
• /
• 2001.10b
• /
• pp.1607-1610
• /
• 2001

회로분할 기법은 VLSI 칩 설계 시 핵심적인 기술로서 오랫동안 연구가 행해져 왔는데, 대부분의 회로분할 휴리스틱에서 Fiduccia-Mattheyses(FM) 알고리즘을 기본 기술로 사용하고 있다. 본 논문에서도 FM 알고리즘을 기본 분한 기술로 이용하되 선형배치 및 클러스터링 기법을 추가로 적용하여 효과적인 회로 분할 알고리즘을 제안한다. MCNC 벤치마크 회로를 이용하여 제안한 알고리즘과 FM 알고리즘을 실험적으로 비교하였다. 실험결과는 회로에 따라 적게는 14%, 많게는 57%까지 개선되는 것을 보여준다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.718-720
• /
• 2005

딥-서버마이크론 기술에서, 버스 상에서의 전력 소모를 최소화하는 것은 가장 중요한 설계 목표들 가운데 하나이다. 전력 소모를 줄이기 위해 일반적으로 사용되고 있는 효과적인 기법들은 근본적으로 데이터 압축 또는 데이터 인코딩을 이용하고 있지만 압축과 인코딩을 모두 사용한 기법은 현재까지 알려져 있지 않다. 본 논문은 버스에서의 데이터 전송 시 발생하는 전력소모량을 크로스톡 지연을 완전히 제거함과 동시에 최대한 줄이는 통합된 데이터 압축 및 인코딩 알고리즘을 제안한다. 전력 소모를 줄이는 문제를 셀프 천이와 크로스-커플된 천이 양에 대한 가중 합을 최소화하는 문제로 형상화하여 풀었으며, 이 과정에서 자주-인용 데이터에 기반한 압축과 셀프-쉴드 인코딩이라는 개념을 활용하였다. 벤치마크를 사용한 실험에서 우리는 제안한 방법을 사용하면, 기존의 순차적인 압축 및 인코딩 적용 방식보다 $7.9\%-39.4\%$ 더 적은 전력 소모를 가짐을 알 수 있었다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.6 no.3
• /
• pp.148-156
• /
• 2005

The purpose of this paper is to propose an approach to design a robust servo controller based on the mixed $H_2/H_{\infty}$ theory, and confirm its validity by applying to a benchmark problem. First, the existing $H_{\infty}$ servo problem is modified to a structure for the mixed $H_2/H_{\infty}$ control problem by virtue of the internal model principle. By making use of proposed structure, we can divide specifications required in the robust servo system design into $H_2$ and $H_{\infty}$ performance criteria, respectively. It is shown that the proposed design approach is quite effective through an application to a three inertia benchmark problem.

• Journal of KIISE:Computer Systems and Theory
• /
• v.36 no.3
• /
• pp.191-198
• /
• 2009

The FAT (File Allocation Table) compatible file system has been widely used in mobile devices and memory cards because of its data exchangeability among numerous platforms recognizing the FAT file system. By the way. modern embedded systems have tough demands for instant power failure recovery and superior performance for multimedia applications. The key issue is how to achieve the goals of superior write performance and instant booting capability while controlling compatibility issues. To achieve the goals while controlling compatibility issues. we devised a temporary meta-data journaling scheme for a FAT compatible file system. Benchmark results of the scheme implemented in a FAT compatible file system shows that it really improves write performance of the FAT file system by converting small random write for meta-data update to a large sequential write in journaling area. Also, it provides natural way to implement the instant booting capability. Nevertheless, the file system compatibility is temporarily compromised by the scheme because it stores updated meta-data in the temporary journaling area rather than to their original locations. However, the compatibility can be fully recovered at any time by journal-flushing that copies meta-data in journaling area to their original locations. Generally, the journal-flushing is done before un-mounting a memory card so that it can be used in other mobile devices which recognized FAT file system but not the temporary meta-data journaling scheme.