• Journal of the Korea Computer Graphics Society
• /
• v.6 no.1
• /
• pp.29-36
• /
• 2000

In this work, we propose ZF-buffer algorithm in order to accelerate the intersection test of ray-tracing algorithm. ZF-buffer is used in the preprocessing of ray-tracing and records the pointer that points to a parent face of a depth value(z value) of an object determined in Z-buffer. As a result, the face which intersects with the first ray can be determined easily by using the pointer stored in F-buffer. Though ZF-buffer and vista-buffer resemble each other, the difference between the two methods is that what ZF-buffer records is not bounding volume but the pointer of a displayable face. We applied the ZF-buffer algorithm for the first ray to Utah teapot which consists of 9216 polygons. By comparing the elapse time of our method with vista-buffer algorithm, we can acquire improvement in speed that it is 3 times faster than vista-buffer algorithm. We expanded our algorithm to the second ray.

• Journal of KIISE:Databases
• /
• v.28 no.2
• /
• pp.153-167
• /
• 2001

다차원 온라인 분석처리(Multidimensional On-Line Analytical Processing: MOLAP)에서 집계 연산은 중요한 기본 연산이다. 기존의 MOLAP 집계 연산은 다차원 배열 구조를 기반으로 한 파일 구조에 대해서 연구되어 왔다. 이러한 파일 구조는 편중된 분포를 갖는 데이터에서는 잘 동작하지 못한다는 단점이 있다. 본 논문에서는 편중된 분포에도 잘 동작하는 다차원 파일구조를 사용한 집계 알고리즘을 제안한다. 먼저, 새로운 분리-포함 분할이라는 개념을 사용한 집계 연산 처리 모델을 제안한다. 집계 연산 처리에서 분리-포함 분할 개념을 사용하면 페이지들의 액세스 순서를 미리 알아 낼 수 있다는 특징을 가진다. 그리고, 제안한 모델에 기반하여 원-패스 버퍼 크기(one-pass buffer size)를 사용하여 집계 연산을 처리하는 원-패스 집계 알고리즘을 제안한다. 원-패스 버퍼 크기란 페이지 당 한 번의 디스크 액세스를 보장하기 위해 필요한 최소 버퍼 크기이다. 또한, 제안한 집계 연산 처리 모델 하에서 제안된 알고리즘이 최소의 원-패스 버퍼 크기를 갖는다는 것을 증명한다. 마지막으로, 많은 실험을 통하여 이론적으로 구한 원-패스 버퍼 크기가 실제 환경에서 정확히 동작함을 실험적으로 확인하였다. 리 알고리즘은 미리 알려진 페이지 액세스 순서를 이용하는 버퍼 교체 정책을 사용함으로써 최적의 원-패스 버퍼 크기를 달성한다. 제안하는 알고리즘을 여 러 집계 질의가 동시에 요청되는 다사용자 환경에서 특히 유용하다. 이는 이 알고리즘이 정규화 된 디스크 액세스 횟수를 1.0으로 유지하기 위해 반드시 필요한 크기의 버퍼만을 사용하기 때문이다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.1
• /
• pp.14-20
• /
• 2009

Recently, NAND flash memory is used not only for portable devices, but also for personal computers and server computers. Buffer cache replacement policies for the hard disks such as LRU and LFU are not good for NAND flash memories because they do not consider about the characteristics of NAND flash memory. CFLRU and its variants, CFLRU/C, CFLRU/E and DL-CFLRU/E(CFLRUs) are the buffer cache replacement policies considered about the characteristics of NAND flash memories, but their performances are not better than those of LRD. In this paper, we propose a new buffer cache replacement policy for NAND flash memory. Which is based on LFU and is taking into account the characteristics of NAND flash memory. And we estimate the performance of hit ratio and flush operation numbers. The proposed policy shows better hit ratio and the number of flush operation than any other policies.

• Journal of the Korea Society for Simulation
• /
• v.17 no.4
• /
• pp.51-60
• /
• 2008

The purpose of this study is the use of simulation modelling to enhance productivity. In this paper, the optimal buffer allocation of small and medium size industries which produce solenoid valves for automobiles, is performed using simulations. The simulation model was developed under considerations of production layout, process & operation, process time, total work time, WIP, utilization, failure rate, and operation efficiency as inputs, and it was validated with careful comparisons between real behaviors and simulation outputs of the production line. Therefore, we can evaluate effects and changes in productivity when some strategies and/or crucial factors are changed. Although too large buffer could decrease productivity, the solenoid production line in this paper has been maintained large buffer. It is because reducing the size of buffer could result in the termination of the process. We determined the optimal number of buffers that could not cause any interrupt in productions using simulations. This simulation model considers diverse input variables which could influence productivity, and it is very useful not only for the production line of solenoid valves, but also for other production lines with various purposes, especially, small and medium size industries.

• Journal of Digital Contents Society
• /
• v.14 no.2
• /
• pp.215-222
• /
• 2013

NAND flash memory-based Solid State Drives (SSD) have lots of merits compared to traditional hard disk drives (HDD). However, random write in SSD is still far slower than sequential read/write and random read. There are two independent approaches to resolve this problem: 1) using part of the flash memory blocks as log blocks, and 2) using internal write buffer (DRAM or Non-Volatile RAM) in SSD. While log blocks are managed by the Flash Translation Layer (FTL), write buffer management has been treated separately from FTL. Write buffer management schemes did not use the exact status of log blocks and log block management schemes in FTL did not consider the behavior of write buffer management scheme. In this paper, we first show that log blocks and write buffer have a tight relationship to each other, which necessitates integrated management of both of them. Since log blocks also can be viewed as another type of write buffer, we can manage both of them as an integrated write buffer. Then we provide three design criteria for the integrated write buffer management scheme which can be very useful to SSD firmware designers.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.22 no.8
• /
• pp.1755-1764
• /
• 1997

In this paper, we proposed the mechanism for the buffer allocation and a cell scheduling method with logical separation a single buffer in the ATm switch, and analyzed the cell loss probability and the delay of each trafic (CBR/VBR/ABR) based on the weighted value and the dynamic cell service scheduling algorithm. The proposed switch buffering system classifies composite trafics incoming to the switch, according to the characteristic of traffic, then stores them in the logically separated buffers, and adopts the round-robin service with weighted value in order to transmit cells in buffers though one output port. We analyzed 4 cell service scheduling algorithms with dynamic round-robinfor each logically separated service line of a single buffer, in which buffers have the respective weighted values and 3 classes on mixed traffic which characteristized by traffic descriptor. In simulation, using SIMCRIPT II.5., we model the VBR and the ABR traffics as ON/OFF processes, and the CBR traffic as a Poisson processes. As the results of analysis according to the proposed buffer management mechanism and cell service algorithm, we have found that the required QoS of each VC can be quaranteed depends on a scale of weighted values allocated to buffers that changed the weighted values, and cell scheduling algorithm.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.5
• /
• pp.703-717
• /
• 2002

This paper illustrates the implementation of a scalable shared buffer asynchronous transfer mode (ATM) switch. The designed shared buffer ATM switch has a shared buffet of a pipelined memory which has the access time of 4 ns. The high-speed buffer access time supports a possibility of the implementation of a shared buffer ATM switch which has a large switching capacity. The designed switch architecture provides flexible switching performance and port size scalability with the independence of queue address control from buffer memory control. The switch size and the buffer size of the designed ATM switch can be reconfigured without serious circuit redesign. The designed prototype chip has a shared buffer of 128-cell and 4 ${\times}$ 4 switch size. It is integrated in 0.6um, double-metal, and single-poly CMOS technology. It has 80MHz operating frequency and supports 640Mbps per port.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.143-145
• /
• 2012

멀티레벨 스토리지 접근은 클라우드 시스템, 가상화 환경, 네트워크 기반 스토리지 등 많은 컴퓨팅 환경에서 널리 사용되고 있다. 이러한 멀티레벨 스토리지의 접근성능을 향상시키려면, 되도록 하위 레벨의 스토리지로 요청이 일어나지 않게 하는 것이 중요하며, 이는 각 레벨의 버퍼캐시 성능이 큰 영향을 미친다. 다양한 버퍼캐시 알고리즘들 중 ARC 알고리즘은 동작의 간결성과 고성능으로 인해, 많은 워크로드에서 가장 좋은 성능을 보이는 캐시 알고리즘으로 알려져 있다. 그러나, ARC 알고리즘은 2차 레벨 버퍼캐시에서는 좋은 성능을 보이지 않는데, 이는 ARC 알고리즘이 멀티레벨 캐시의 특성을 반영하지 못하고 있기 때문이다. 본 논문에서는 멀티레벨 캐시의 특성과 이를 반영한 M-ARC 라는 멀티레벨 버퍼캐시 알고리즘을 제안한다. 제안하는 알로리즘은 기존 ARC에 비해 약 2배 이상 향상된 성능을 보여주고 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.313-315
• /
• 2012

SSD(Solid State Drives)에서는 쓰기 버퍼를 활용해 쓰기 연산의 횟수를 줄임으로써 입출력 성능향상을 가져오고, 부가적으로 삭제 연산이 줄어들어 수명 향상의 효과를 얻고 있다. 하지만 지금까지의 쓰기 버퍼 관련 연구에서는 SSD의 컨트롤러 구조를 모두 고려하지 못하고 있다. 이 논문에서는 쓰기 버퍼의 데이터 히트(HIT)율을 높이기 위한 방법으로 지금까지 고려하지 못했던 SSD 컨트롤러 구조 내 명령 큐(Command Queue)의 정보를 통해 가까운 미래에 도착할 쓰기 명령을 예측하고, 이를 기존 버퍼 관리 기법에 적용하는 방안을 연구한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2000.04a
• /
• pp.36-39
• /
• 2000

멀티미디어 통신 시스템은 멀티미디어의 특성상 대용량 데이터를 처리하기 위한 버퍼 관리기법이 요구된다. 버퍼에 있는 데이터를 전달하는 방식에는 데이터를 제공하는 서버가 데이터 흐름을 제어하는 Push 방식과 데이터를 제공받는 클라이언트가 데이터 흐름을 제어하는 Pull 방식이 있다. 그러나 RTP를 사용하는 기존의 멀티미디어 통신 시스템의 경우 서버와 클라이언트 사이에 Push 방식과 Pull 방식 중의 하나만을 제공하기 때문에 다양한 미디어의 재생을 지원하기에는 한계가 있고, 인터렉티브한 통신이 불가능하다. 더욱이, Push/Pull 두 가지 방식을 모두 지원한다하더라도 단일화된 버퍼 구조를 제공하지 않아 메모리 사용의 낭비가 있다는 단점이 있다. 이를 해결하기 위하여 , 본 논문에서는 RTP를 사용하는 멀티미디어 통신환경에서 각각 단일화된 버퍼구조 구조를 가지고 있는 서버와 클라이언트 사이에 Push 방식과 Pull 방식의 전송방식을 모두를 지원할 수 있는 통합된 Push/Pull 전송 모델을 제안한다. 이 기법은 서버와 클라이언트 사이에서 Peer-to-Peer 개념으로 인터랙티브한 Push/Pull 전송을 지원할 뿐만 아니라 일관된 인터페이스를 지원하는 단일 버퍼 구조를가짐으로써 시스템의 메모리 효율을 향상시킬 수 있다.