• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1996.11a
• /
• pp.365-368
• /
• 1996

카오스 함수인 베이커 함수를 이용하여 불규칙한 상태에 의해 카오스적인 패턴을 발생시키는 패턴 발생기를 구현하였다. 카오스적인 패턴 발생기는 예측할 수 있는 패턴들을 발생시킨다는 점에서 기존의 패턴 발생기와 흡사하지만, 패턴요소의 출력 순서는 결정론적 카오스 함수에 따른다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.300-303
• /
• 2010

순차패턴 마이닝에서 관심도가 큰 순차패턴을 얻기 위해서 구성요소의 단순 발생 순서뿐만 아니라 구성요소의 가중치를 추가로 고려할 수 있다. 본 논문에서는 순차패턴 마이닝에서 가중치 순차패턴을 탐색하기 위한 가중치 계산 기법으로 발생 간격에 기반한 순차패턴 가중치 부여 기법을 제안한다. 발생 간격 기반 가중치는 사전에 정의된 별도의 가중치 정보를 필요로 하지 않으며 순차정보를 구성하는 구성요소들의 발생 간격으로부터 구해진다. 즉, 순차패턴의 가중치를 구하는데 있어서 구성요소의 발생 순서와 더불어 이들의 발생 간격을 고려하며, 따라서 보다 관심도가 크고 유용한 순차패턴을 얻도록 지원한다.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.26 no.4
• /
• pp.316-320
• /
• 2016

In this paper, we presents a pattern recognition by considering the spatial co-occurrence among micro-patterns of texture images. The micro-patterns of texture image have been extracted by local binary pattern based on median(MLBP) of block image, and the recognition process is based on co-occurrence among MLBPs. The MLBP is applied not only to consider the local character but also analyze the pattern in order to be robust noise, and spatial co-occurrence is also applied to improve the recognition performance by considering the global space of image. The proposed method has been applied to recognized 17 RGB images of 120*120 pixels from Mayang texture image based on Euclidean distance. The experimental results show that the proposed method has a texture recognition performance.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.12A
• /
• pp.2008-2014
• /
• 1999

IDDQ testing is an effective testing method to detect various physical defects occurred in CMOS circuits. In this paper, we consider intra-gate shorts within circuit under test and implement IDDQ test pattern generator to find test patterns which detect considered defects. In order to generate test patterns, gate test vectors which detect all intra-gate shorts have to be found by type of gates. Random test sets of 10,000 patterns are applied to circuit under test. If an applied pattern generates a required test vector of any gate, the pattern is saved as an available test pattern. When applied patterns generate all test vectors of all gats or 10,000 patterns are applied to circuit under test, procedure of test pattern generation is terminated. Experimental results for ISCAS'85 bench mark circuits show that its efficiency is more enhanced than that obtained by previously proposed methods.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.11a
• /
• pp.1061-1063
• /
• 2013

기존의 많은 빈발 패턴 마이닝은 단일 최소 임계치를 전체 트랜잭션 데이터베이스의 각 아이템에 똑같이 적용하고 빈발 패턴을 마이닝해왔다. 단일 최소 임계치를 설정함으로써, 모든 아이템이 동일한 임계치가 적용되므로 레어 아이템 문제가 발생한다. 한편, 일정 주기마다 발생하는 정규 패턴이라고 한다. 실 세계에서는 빈발한 아이템 뿐만 아니라 주기적으로 발생하는 패턴정보의 필요성이 증가하고 있다. 본 논문은 레어 아이템 문제를 해결하는 빈발한 정규 패턴을 마이닝하는 기법을 제시한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.671-672
• /
• 2009

네트워크 대역폭과 침입 기술의 발달하는 상황에서 침입탐지 시스템의 패턴 매칭 방식으로는 대용량화된 패킷을 스니핑되는 환경에서 기존의 패턴 매치 방식은 서비스에 따른 순차적인 패턴 매칭 방법으로는 모든 패킷들의 패턴을 분석하는 것에는 한계가 발생하며, 중요한 패킷을 패턴 매칭을 통하여 분석하지 못하여 여러 취약점에 대한 공격이 발생할 수 있는 악성 봇, 정보의 유출이 발생할 수 있다. 본 연구에서는 패턴 매칭 기법을 이용하는 침입탐지 시스템의 패턴 매칭 성능 향상을 위하여 서비스별로의 순차적인 패턴 매칭 방법에서 해시 기반의 패턴 매칭을 이용하여 패턴 매칭의 시간을 단축 시켜 빠른 속도로 탐지 할 수 있는 시스템을 제시하고 검증하고자 한다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.68-68
• /
• 2003

최근의 전자부품은 고밀도 고집적화 됨에 따라 여러 가지 문제점들이 발생되고 있다. 그 중 부품이 실장되는 부분에 사용되는 솔더나 전기적 회로를 구성하는 패턴간에 금속 이온 마이그레이션(Metallic Ion Migration)이 발생하여 전기적 단락(Short)를 유발함으로써 전자제품의 치명적 고장을 유발한다. 본 연구는 이온 마이그레이션 현상을 물방울시험(Water Drop Test)을 통하여 재현함으로써 발생 메카니즘을 확인하여 발생원인을 직접적으로 관찰하고, 각 종 패턴의 거리 및 전압에 따른 발생속도의 차이를 조사하기 위하여 수행되었다. 이러한 실험을 위하여 콤 패턴(Comb Pattern)의 FR-4 재질 인쇄회로기판(PCB : Printed Circuit Board)을 사용하였으며, 사용된 전극재질로는 Cu, SnPb, Au를 사용하였고, 패턴간 거리는 0.5, 1.0, 2.0mm의 3가지 종류로 구분하였다. 또한 패턴간에 인간 된 전압은 6.5V, 15V를 인가한 후 마이그레이션이 발생되는 시간을 측정하였다. 이러한 실험으로부터 다음과 같은 결론을 얻었다. (1) 6.5V의 인가전압에서는 Cu 패턴이 대체적으로 가장 빠르게 마이그레이션이 발생하였으며, 다음으로 Au가 발생하였고, Cu와 SnPb의 발생시간은 대체적으로 근사한 값을 나타내었다. 이것은 비슷한 평형전위를 갖는 재료는 마이그레이션 발생시간이 유사하게 나타나며, 높은 (+)전위를 갖을수록 발생시간이 지연됨을 알 수 있다. (2) 15V를 인가하였을 때 패턴간격이 0.5mm인 경우 Cu, Au, SnPb의 순으로 나타났으며, 1.0mm는 SnPb, Cu, Au, 2.0mm인 경우는 SnPb, Au, Cu의 순으로 마이그레이션이 발생하였다. 인가전압이 높은 경우 초기 발생에는 큰 차이가 없지만 수지상이 발생 후 성장하는데 많은 영향을 미치는 것으로 보인다. 이것은 초기 수지상의 형성에 큰 영향을 미치는 것은 재료의 평형전위에 의한 값이 좌우하지만, 수지상이 일정길이 이상 형성된 이후에는 성장속도가 평형전위에 따른 값과는 다소 다르게 나타남을 알 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.367-370
• /
• 2008

지구 온난화와 도시화 등으로 인해 자연 재난은 매년 그 강도는 증가하고 있고 그 결과 재난으로 인한 피해도 증가하고 있다. 우리나라 역시 매년 자연재난으로 많은 피해를 입고 있다. 이러한 재난을 지역의 특성을 이용하여 분류한 후 특성이 유사한 지역을 모아 패턴을 찾게 되며 패턴은 데이터 마이닝을 이용해 찾게 된다. 데이터 마이닝이란 여러 가지 데이터 안에 의미 있는 패턴을 찾아내는 기술이며 여기서 찾게 되는 패턴은 지금까지 발생한 재난의 발생 직전까지의 패턴이 된다. 이렇게 찾아낸 패턴은 현재 연속적으로 변하는 환경의 패턴 비교되며 패턴이 유사할 경우 경고하여 재난이 발생하기 전 먼저 예측하고 대비하는 방법을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06c
• /
• pp.69-74
• /
• 2007

플래시 메모리는 하드디스크와 다른 물리적 특성을 가지고 있다. 대표적으로 덮어쓰기가 되지 않고 데이터를 읽고 쓰는 단위와 지우는 단위가 서로 다르다. 이러한 물리적 제약을 소프트웨어적으로 보완해주기 위해서 플래시 메모리를 사용하는 시스템에서는 대부분 Flash Translation Layer (FTL)을 사용한다. 지금까지 FTL 알고리즘의 대부분이 임의 쓰기 패턴보다 순차 쓰기 패턴에 훨씬 더 효율적으로 작용한다. 그러나 B-트리와 같은 자료구조에서는 일반적으로 순차 쓰기 패턴 보다는 임의 쓰기 패턴이 발생된다. 따라서 플래시 메모리상에서 B-트리를 관리할 경우 FTL에 비효율적인 쓰기 패턴을 생성하게 된다. 본 논문에서는 플래시 메모리상에서 B-트리와 같은 자료구조를 효율적으로 저장 관리하기 위한 새로운 방식을 제안한다. 새로운 방식은 B-트리에서 발생되는 임의 쓰기를 플래시 메모리상의 버퍼를 이용하여 FTL에 효율적인 순차 쓰기를 발생시킨다. 실험 결과, 본 논문에서 제안하는 방식은 기존의 방식보다 플래시 메모리에서 발생되는 쓰기 및 블록소거 연산 횟수를 60%이상 감소시킨다.

• The Transactions of the Korea Information Processing Society
• /
• v.4 no.2
• /
• pp.606-615
• /
• 1997

This paper proposes an dffcient method for test pattern generation.Current test pattern genration systems generate a test vester for fault $F_{i+l}$ independently of the computation previously done for faults F1,F2...,Fi The proposed algorithm generates a test vector for fault $F_{i+l}$ by inheriting the test vector for fault Fi. A new test vector is grnerated from inherited values by gradually changing the inhderited values .The inherited values may partially activate a fauog and propagate the fault signal,Normally,this reduses the number of decision steps and backtracks in the second search.Experimental results for well-Known benchmark circuts show that the proposed algorithm is very efficient with small backtrack kimit;in combination eith other algorithms,it is very efficient for arbitrary backtrack limits.