• 제목/요약/키워드: 반도체 웨이퍼

검색결과 390건 처리시간 0.027초

차세대 웨이퍼 생산시스템을 위한 클러스터 툴 디스패칭 알고리즘 개발 (Development of Cluster Tool Dispatching Algorithm for Next Generation Wafer Production System)

  • 허선;이현;박유진
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2010년도 추계학술발표논문집 2부
    • /
    • pp.792-796
    • /
    • 2010
  • 차세대 반도체 공정인 450mm 웨이퍼 생산 환경의 가장 큰 특징은 반도체 생산의 전 공정에 대한 완전 자동화이다. 이러한 완전 자동화는 작업자의 공정개입을 불가능하게 하고 개별 웨이퍼의 중요도를 크게 증가시키며 전체 반도체 생산 공정에 대한 견고한 디스패칭 시스템을 필요로 한다. 또한, 차세대 반도체 공정의 디스패칭 시스템은 개별 웨이퍼에 대한 실시간 모니터링과 데이터 수집이 가능해야 하며, 수집된 반도체 공정의 정보를 반영한 실시간 디스패칭이 가능해야 한다. 본 연구에서는 차세대 반도체 환경인 450mm 웨이퍼 생산 환경에서 중요한 역할을 하는 클러스터 툴에 대해 분석하고 클러스터 툴에서 웨이퍼의 작업순서를 결정할 수 있는 디스패칭 알고리즘을 제안한다.

  • PDF

매엽식 방법을 이용한 웨이퍼 후면의 박막 식각

  • 안영기;김현종;구교욱;조중근
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
    • /
    • pp.177-181
    • /
    • 2006
  • 반도체를 만드는데 있어서 여러가지 박막을 형성하는 공정이 있다. 이때 가장 많이 쓰이는 방법이 CVD(Chemical Vapor Deposition)방법이나 PVD(Physical Vapor Deposition)방법이다. 이들 방법으로 막을 형성하게 되면, 웨이퍼 이면에도 막이 형성되게 된다. 웨이퍼 후면에 증착된 막은 공정 특성상 두께분포가 균일하지 못하고 다음 공정 중에 웨이퍼 전면을 오염시킬 수 있다. 후면의 박막이 있는 상태로 웨이퍼가 batch 방식의 습식공정이 진행되면, 후면의 박막이 떨어져 나와서 웨이퍼 전면을 오염시키게 된다. 또한 공정에 따라서 기판전면은 식각 시키지 않고 후면만 식각 시키는 경우가 발생하는데, 이때 웨이퍼 아래에 설치된 노즐을 사용하여 웨이퍼 후면의 박막을 식각할 수 있다. 본 연구는 노즐에서 약액이 분사되는 방향과 위치를 조절하여 매엽식 장비에서 웨이퍼 후면의 막을 균일하게 식각 시킬 수 있는 노즐을 제작하고 웨이퍼 후면의 $Si_{3}N_{4}$막을 분당 $1000{\AA}$이상 식각 하였으며 균일도를 5% 이하로 하였다.

  • PDF

전리수에 의한 Si 웨이퍼 표면 변화 연구 (A study on silicon wafer surfaces treated with electrolyzed water)

  • 김우혁;류근걸
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2002년도 춘계학술발표논문집
    • /
    • pp.218-221
    • /
    • 2002
  • 80년대 반도체 산업의 급격한 성장으로 오늘날 반도체 산업은 반도체소자의 초고집적화, 웨이퍼의 대구경화로 발전이 거듭났으며, 소자의 성능과 생산 수율의 향상을 위하여 실리콘 웨이퍼의 세정하는 기술 및 연구를 계속 진행하고 있다. 기존의 반도체 세정은 과다한 화학약품의 사용으로 비 환경친화적이며, 이에 본 연구에서는 기존의 세정방법을 대체하기 위한 방법으로 환경친화적인 전리수를 이용한 반도체 세정법을 하였다. 이때 실리콘 웨이퍼 표면의 원자적 상태의 변화가 발생하여 다양한 방법으로 확인할 수 있다. 본 연구에서는 이러한 분석을 하기 위하여 기존세정의 화학약품과 전리수로 세정한 웨이퍼의 표면을 비교하였으며, 또한 온도 및 시간별 표면상태변화를 분석하였다. 특히 접촉각 변화에 중점을 두어 변화를 관찰하였으며, 음극수의 경우 17.28。, 양극수의 경우 34.l。의 낮은 접촉각을 얻을 수 있었다.

고속 열처리 공정기(RTP)의 개요와 연구 동향

  • 도현민;최진영
    • 제어로봇시스템학회지
    • /
    • 제4권4호
    • /
    • pp.25-30
    • /
    • 1998
  • 본 고에서는 반도체 생산 장비의 하나인 고속 열처리 공정기를 소개하고, 현재의 기술 동향과 그에 따른 기술발전의 추이를 논의 하였다. 고속 열처리 공정기는 단일 웨이퍼 가공기로서 각각의 웨이퍼가 동일한 환경하에서 가공될 수 있다는 장점 때문에 앞으로 웨이퍼가 대형화되고 다품종 소량생산이 요구되면서 더욱더 주목받게 되고 또한 반도체 생산에 있어서 핵심이 될 장비이다. 따라서 현재 고속 열처리 공정기를 실제 현장에서 널리 사용하지 못하고 있는 큰 이유 중의 하나인 웨이퍼의 온도 균일성 문제를 해결하는 것이 현 시점에서 매우 중요하다. 그리고 여러 챔버를 연결하여 다양한 작업을 일괄적으로 처리할 수 있는 다 챔버 과정으로의 발전도 필요하다고 할 수 있다. 반도체 생산장비의 대다수를 수입에 의존하고 있는 국내 현실을 고려할 때 반도체 생산기술의 국산화는 매우 중요하다. 따라서 차세대 반도체 생산장비로 주목받고 있는 고속 열처리 공정기의 생산기술을 국산화하는 것은 그 의미가 크다고 할 수 있다. 이를 위하여 산업계와 학계의 지속적인 관심과 좋은 연구결과를 기대한다.

  • PDF

RTP시스템의 프로파일작성을 위한 PID제어기 설계 (PID controller design for profile of the RTP system)

  • 홍성희;최수영;박기헌
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2000년도 하계학술대회 논문집 D
    • /
    • pp.2548-2550
    • /
    • 2000
  • RTP(Rapid Thermal Processing)은 IC제조 공정과 관련된 열처리 과정에 사용되는 단일 웨이퍼프로세스 기술이다. 반도체 웨이퍼를 고속 열처리할 때 웨이퍼별로 작은 반응실에서 가열, 가공, 냉각된다. 현재 사용되는 반도체 열처리장비는 고온로(furnace)에의해 대부분 이루어지지만, 시간이 많이 걸려서 주문형반도체 생산과 같은 다양한 종류의 웨이퍼를 소량 생산하는데는 부적절하다. 이에 매우 적은 시간이 소요되는 RTP장비가 많이 연구되고 있다. 그러나 RTP는 예기치 못한 몇 가지의 문제점을 일으킨다. 그중 하나는 웨이퍼 표면에 분포된 온도의 불 균일성이다. 이러한 불 균일성은 웨이퍼의 표면에 심각한 왜곡(distortion)을 일으켜 좋지 못한 결과를 가져오게 한다. 이번 논문의 목적은 RTP시스템을 수학적으로 모델링하고, 이를 이용하여 멀티 램프 시스템의 입력값을 조절하여 이미 배치된 램프에 대한 최적의 온도 균일도에 알맞은 각 램프입력을 구하여 램프 입력 프로파일을 만들고 또한 이를 이용하여 외란에 대한 PID 제어기 설계를 목표로 한다.

  • PDF

공기부상 웨이퍼 낱장이송 시스템의 부상 및 이송특성

  • 문인호;조상준;김동권;김종진;황영규
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2004년도 춘계학술대회 발표 논문집
    • /
    • pp.72-84
    • /
    • 2004
  • 반도체 집적도가 높아지고 웨이퍼가 대구경화 됨에 따라 새로운 이송 장비의 개발이 필요하게 되었다. 본 연구에서는 이송장비의 새로운 개념인 공기부상 방식의 낱장이송 시스템을 설계하고 부상 노즐의 크기에 따른 부상 높이를 평가하였으며 그 결과 동일한 부상용 유량을 사용할 경우 0.5 mm 보다 0.8 mm 노즐이 부상 높이가 더 높고 에너지 절약적인 측면에서 유리함을 밝혔다. 또한 웨이퍼 이송용 추진 노즐의 배치에 따른 웨이퍼 이송 속도의 변화를 측정하여 동일 유량에서 추진속도가 훨씬 증가된 형상인 Type B(노즐 집중형)를 결정할 수 있었으며, 제조장비와 이송장비를 연결시켜주는 인터페이스에서의 웨이퍼 안정성을 평가한 결과 평균 16초 이내에 매우 안정된 공기부상 방식의 웨이퍼 낱장이송 시스템을 구현할 수 있었다.

  • PDF

SiC 전력반도체 기술개발 동향

  • 김상철
    • 전력전자학회지
    • /
    • 제14권1호
    • /
    • pp.21-25
    • /
    • 2009
  • 전력반도체소자는 1947년 트랜지스터의 출현으로 반도체시대가 도래한 이후 사이리스터, MOSFET 및 IGBT 등으로 발전하였다. 개발당시에는 10A 정도의 전류처리 능력과 수백V 정도의 진압저지능력을 가지고 있었지만, 현재에는 정격전류로는 약 8,000A, 정격전압으로는 무려 12kV 급까지 발전되었다. 그러나 전력반도체 소자의 대부분은 실리콘을 윈료로 제작되고 있으며 현재 실리콘의 물성적 한계에 직면하여 고전압, 저손실 및 고속 스위칭화에 대한 새로운 도전이 시작되고 있다. SiC 전력용 반도체는 실리콘 반도체의 이론적 물성한계를 극복할 수 있는 소재로서 80년대 이후 각광받아 왔다. 하지만 대구경의 단결정 웨이퍼 및 저결함의 에피박막의 부재로 90년대 중반까지는 가능성 있는 재료로서만 연구되었다. 90년대 중반 단결정 웨이퍼가 상용화된 이후 단결정 웨이퍼의 대구경화 및 저결함화가 급속히 진전되어 전력용 반도체 소자의 개발도 활기를 띄게 되었다. 본 기고에서는 탄화규소 반도체소자의 기술동향에 대해 소개하고자 한다.

van der Pauw와 four point probe 방법에 의한 반도체 웨이퍼의 면저항 비교 (Comparison of van der Pauw method with FPP method in Sheet Resistance Measurements of Semiconductor Wafer)

  • 강전홍;김한준;유광민;한상옥;김종석;박강식;구경완
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 하계학술대회 논문집 C
    • /
    • pp.1634-1636
    • /
    • 2004
  • 반도체 웨이퍼의 면저항을 정밀 측정하는 대표적인 두가지 방법인 4탐침(four point probe)방법과 van der Pauw방법으로 반도체 웨이퍼의 면저항을 비교평가 하였다. 4탐침방법에 의한 측정 시스템을 사용하여 웨이퍼의 전체 면에 대하여 면저항을 측정하고, 같은 웨이퍼의 가장자리 네 지점에 탐침 전극을 구성한 후 van der Pauw 방법으로 면저항을 측정한 결과 4탐침 방법에 의한 측정결과를 기준으로 1 %이하의 일치도를 나타냈다.

  • PDF

반도체 웨이퍼위의 Aerosol Nanoparticle 증착 장비 개발

  • 안강호;안진홍;이관수;임광옥;강윤호
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2004년도 춘계학술대회 발표 논문집
    • /
    • pp.207-212
    • /
    • 2004
  • 4 ~ 20 nm 범위의 입자들이 갖는 전기적 특성을 이용하기 위하여 이들 입자를 300mm 웨이퍼 위에 균일하게 증착시키는 기술을 개발하고자 하였다. 이를 위하여 나노 임자의 증착 장비 개발에 필요한 증착 장비내 유동장 해석 및 온도 구배장 해석을 수행하였다. 증착 장비 입구의유량이 3 1pm, 4 nm인 경우, 입자의 확산력만을 고려하였을 때, 대부분의 입자들은 웨이퍼 표면이 아닌 벽면으로의 부착이 98% 정도 일어났다. 그러나 입자의 열영동 및 전기영동을 고려한 경우, 100% 웨이퍼 표면에 증착되는 것을 알 수 있었다. 따라서 입자의 확산력 이외의 외력(열영동, 전기영동)을 이용하면 웨이퍼 표면에의 증착 효율을 상승시킬 수 있을 것으로 판단된다.

  • PDF

웨이퍼 가공용 복합 블레이드 (Composite Blade for Dicing of Wafer)

  • 이정익
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2008년도 춘계학술발표논문집
    • /
    • pp.46-48
    • /
    • 2008
  • 나노복합 블레이드가 반도체 웨이퍼 가공을 위한 마이크로급 나노장치나 그 이상의 나노급 구조체를 위해 사용되었다. 금속 블레이드는 실리콘 웨이퍼 가공을 위해 사용되어 왔다. 그러나, 최근 레진 복합 블레이드는 반도체나 핸드폰의 쿼츠 웨이퍼 가공에 사용된다. 유기 또는 비유기 재료 선정은 기계가공성, 전기 전도성, 강도, 연성 및 웨이퍼 저항을 가진 블레이드를 만드는데 중요하다. 고성능 응용의 증대 요구에 따라 개발된 고기술 비유기성 재료의 혼합은 낮은 가격에 고기능의 신뢰도를 필요로 한다. 나노 입자의 크기를 가진 레진 복합물의 마이크로 설계는 입자간 상호작용의 제어가 필요하다. 형상 제작 동안 마이크로 차원에 두께를 유지하기 위해서는 마이크로/나노급 제작을 위한 가공기술이 중요한 것 중의 하나이다. 본 연구에서는 핫 프레스 구조물이 원래 설계 기준과 두께 차이의 실험 접근법을 사용해 만들어졌다. 다른 습식 공정 기술은 차원의 허용치를 개선하기 위해 만들었다. 실험들과 해석들은 신뢰성 결과가 사용가능함을 보여주었다. 반도체 시장에 사용될 레진 복합 블레이드의 개선 효과가 논의되었다.

  • PDF