• Proceedings of the KIPE Conference
• /
• 2013.11a
• /
• pp.58-59
• /
• 2013

본 과제에서는 3.3kV/220V, 6kVA 용량의 양방향 지능형 반도체 변압기의 새로운 회로 구성을 제안하고 그 동작과 성능을 분석하였다. 제안하는 3상 반도체변압기는 1.9kV/127V 단상 반도체 변압기 모듈 3대를 Y-결선으로 구성하였으며, 각 단상 반도체 변압기는 고압 고주파 AC-DC 정류기와 저압 양방향 DC-DC-AC 컨버터로 구성되어 있다. 제안하는 3.3kV/220V, 6kVA 3상 반도체변압기를 제작하고 실험을 통해 그 동작과 성능을 검증하였다. 먼저 1차적으로는 3상 반도체변압기의 정상동작에 대해 실험을 실시하고 그 후에는 3상 입력전압에 외란이 발생하였을 때 보상성능을 순방향 조류와 역방향 조류 2가지 경우로 나누어 실험을 실시하고 그 결과를 분석하였다. 분석한 결과 제안하는 반도체변압기는 양방향 전력흐름이 가능하고 입력전압에 Sag가 발생한 경우에도 이를 보상하여 수전단이나 부하에 전력공급이 가능함을 알 수 있었다.

• Journal of the Semiconductor & Display Technology
• /
• v.2 no.1
• /
• pp.31-34
• /
• 2003

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.25-27
• /
• 2001

설계 재활용을 위하여서는, 반도체 지적 소유권(Intellectual property)의 표준화와 더불어 레이아웃 자동 이식에 관한 연구와 상품화가 필수적이다. 본 논문은 반도체 설계 형식 중에서 생산 공정과 밀접한 레이아웃 형식의 회로도면 처리를 자동화하여 설계와 생산 시간을 혁신적으로 단축하기 위한 연구이다. 레이아웃 형식은 특성상 도형(폴리곤)으로 구성되어 있으며, 레이아웃 형태에서 다양한 도형의 중첩이 반도체의 트랜지스터, 저항, 캐피시터를 표현함으로써, 반도체 지적소유권의 한 형식으로 자주 활용되고 있다. 본 논문은 반도체 레이아웃 이식 소프트웨어 시스템의 내부 기능에 관한 설명과 처리 능력과 속도를 높이기 위한 알고리즘의 제안과 벤치마킹 결과를 보여 주고 있다. 비교 결과, 자원의 최적 활용(41%)으로 대용량의 처리 가능성을 보여 주고 있으며, 처리 속도는 평균 27배로써 이전의 벤치마킹 회로를 더욱 크게 하여 그 결과를 보여 주고 있다. 이러한 비교 우위는 본 논문에 포함된 소자 처리 알고리즘과 그래프를 이용한 컴팩션 알고리즘에 기인한다. 지면상의 연유로, 참고1에서는 기능 설명을, 본 논문은 알고리즘의 구현에 관한 설명을 중점적으로 기술한다.

• Proceedings of the Korean Institute of Industrial Safety Conference
• /
• 2001.11a
• /
• pp.89-93
• /
• 2001

산업이 발전함에 따라 신기술의 개발은 가속화되어 간다. 그러나 이에 수반한 새로운 위험성도 발생하게 된다. 신기술의 기업화에 있어서는 그에 대응하는 안전상 대책의 정비가 필요한데 현실에서는 위험성에 미지한 부분을 넘긴 채 기업화되어 간다. 그리고 사고가 발생해도 여러 가지 이유로 인해 원인 규명도 어렵고 사고의 상세한 공표는 이루어지지 않는다. 이러한 이유로 반도체 산업의 안전 기술의 확립까지 상당한 세월이 필요했다.(중략)

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.224-224
• /
• 2010

최근 반도체 나노막대의 구조적, 광학적 특성을 이용한 새로운 개념의 광학 및 전자 소자 개발을 위한 연구가 활발히 진행되고 있다. 기존의 반도체 나노막대는 gold를 촉매로 하여 성장한 것이 대부분이었지만, gold 촉매는 다른 물질에 빠르게 확산되기 때문에 반도체 특성에 좋지 않은 영향을 미친다. 이러한 이유로 aluminum이나 titanium과 같은 물질을 gold 촉매 대신 사용하거나 촉매를 사용하지 않는 성장 방법에 관한 이슈들이 주목받고 있다. 본 연구에서는 금속 촉매 물질을 사용하지 않고 반도체 나노막대 성장을 시도하였다. 금속 촉매 없이 반도체 나노막대를 성장하는 것은 반도체 특성에 악영향을 미치지 않을 뿐더러, 공정 과정이 용이하다는 장점 때문에 최근 많이 시도되고 있다. 본 실험에서는 Molecular Beam Epitaxy (MBE) 방법을 이용하여 (100) GaAs 기판 위에 GaAs 나노막대를 성장하였다. 금속 촉매 없이 반도체 나노막대를 성장하기 위해 에칭된 $SiO_2$ 층을 이용하였다. GaAs 기판 위에 형성된 35nm 두께의 $SiO_2$를 20:1 BOE 용액에서 10초 간 에칭하면 $SiO_2$상에 pinhole을 형성하는데 이것이 gallium과 반응하면 나노막대 성장을 유도하는 seed가 만들어져 촉매를 사용하지 않고도 나노막대 성장이 가능하다. GaAs 나노막대 성장을 위해 BOE 에칭 조건, gallium incubation time 유무, GaAs 나노막대 성장온도, galiium과 arsenic의 성분 비율, GaAs 양 등을 변화시켜 실험하였고 이렇게 성장된 나노막대가 SEM image 상에서 관찰되었다.

• The Science & Technology
• /
• v.33 no.5 s.372
• /
• pp.18-19
• /
• 2000

현대의 대표적인 정밀가공기술의 하나는 반도체 가공기술이다. IMB메모리 반도체를 만드는 최소의 선폭은 1985년에는 I마이크로미터(㎛)였으나 현재의 256MB의 메모리 반도체에는 0.2㎛의 미세선폭이 사용되고 있다. 21세기에는 나노테크놀로지 기술이 정밀가공기술의 최선단을 이룰 것으로 예견되고 있는데 현재 국내의 미세가공기술은 메모리 반도체의 제조기술에 관한 한 세계의 선두를 달리고 있으며 0.18마이크론 선폭의 가공기술을 개발하여 1GB의 메모리 반도체 개발에 활용하고 있다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 2003.06a
• /
• pp.135-140
• /
• 2003

반도체 제조 공정 중 FAB공정은 수많은 단위공정들로 이루어져 있고, 한 Lot에 대한 모든 공정을 진행하는 데에는 약 1개월 이상이 소요된다. 반도체 산업의 특성상 고객이 원하는 제품을 최단 시간 내에 생산을 해서 적기에 제품을 공급해야만 최대의 수익을 올릴 수가 있다. 그러므로 FAB공정의 공기단축은 반도체 생산에서 중요한 부분이 된다고 할 수 있다. 본 연구는 FAB공정 중 단위공정과 단위공정 사이에서 이루어지는 작업을 라인자동화를 통한 새로운 모델을 적용해서 단위공정에서 소요되는 시간을 단축함으로써, 반도체 제조의 생산성향상 및 공기단축을 목적으로 한다.

• The Safety technology
• /
• no.182
• /
• pp.24-26
• /
• 2013

SK하이닉스는 PC, 모바일 등 각종 IT기기의 필수부품인 D램과 낸드플래시 등 메모리반도체를 비롯해 CIS와 같은 시스템반도체 등을 생산하는 기업이다. 1984년 국내 최초로 16Kb S램을 시험 생산한 이래, 세계 최초 최소 최고속 최저전압의 혁신적인 제품을 연이어 시장에 선보이며 이제는 반도체업계의 선두기업 반열에 당당히 올라섰다. 세계 메모리반도체 2위, 세계 최대 반도체 시장인 중국 등 신흥시장에서 D램 부문 1위 등이 그 증거다. 우리 식탁의 기본인 쌀처럼 반도체는 IT산업의 핵심으로 꼽힌다. 더불어 반도체는 단순한 부품을 넘어 이제 IT제품의 성능을 구분 짓는 잣대로까지 평가받고 있다. 때문에 고품질의 반도체를 생산하기 위한 이곳 임직원들의 열정과 노력은 상당하다. 환경안전 관리는 바로 이런 노력을 뒷받침하는 주축이다. 이런 신념에 따라 이곳은 쾌적한 근무환경 조성에 매진하는 한편 안전을 최우선으로 하여 모든 작업을 진행하고 있다. 반도체분야 최정상 기업의 지리를 유지하기 위해 환경안전관리에 매진하고 있는 SK하이닉스 이천 본사를 찾아가봤다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.202-206
• /
• 2004

본 연구에서는 고밀도로 백색 발광다이오드를 웨이퍼 상에 제작하기 위한 제조공정에 필요한 포토마스크를 제작하는 연구를 수행하였다. 발광다이오드 한 개의 패턴을 웨이퍼상에 연속적으로 배열하여 이를 병렬로 연결하는 금속배선을 고려하였다. AutoCAD의 DWG 파일로 캐드작업을 수행하여 이를 DXF 파일로 변환하였으며, 레이저빔으로 스켄하여 소다라임 유리판 위에 크롬을 식각함으로써 포토마스크를 제작하였다. 이는 기존에 제작된 개별칩 형태의 발광다이오드 제작공정을 집적공정화함으로써 웨이퍼상에서 전면 발광하는 조명광원의 구조를 갖는다. 또한 이를 활용하여 백색 발광다이오드 집적칩을 제작하려 한다.

• Journal of IKEEE
• /
• v.25 no.3
• /
• pp.578-583
• /
• 2021

This paper describes acceleration tests for reliability of semiconductors. It also describes AEC-Q100, international test standard for reliability of automotive semiconductors. Semiconductors can be used for dozens of years. So acceleration tests are essential to test potential problems over whole period of product where test time is minimized by applying intensive stresses. AEC-Q100 is a typical acceleration test in automotive semiconductors, and it is designed to find various failures in semiconductors and to analyze their causes of occurance. So it finds many problems in design and fabrication as well as it predicts lifetime and reliability of semiconductors. AEC-Q100 consists of 7 test groups such as accelerated environmental stress tests, accelerated lifetime simulation tests, package assembly integrity tests, die fabrication reliability tests, electrical verification tests, defect screening tests, and cavity package integrity tests. It has 4 grades from grade 0 to grade 3 based on operational temperature. AEC-Q101, Q102, Q103, Q104, and Q200 are applied to discrete semiconductors, optoelectronic semiconductors, sensors, multichip modules, and passive components, respectively.