• 산업공학
• /
• 제10권1호
• /
• pp.95-107
• /
• 1997

본 논문은 실험계획법을 반도체 공정 및 소자 시뮬레이터에 적용하여, 시뮬레이션 회수를 최소화하고, 동시에 현장과 유사하게 시뮬레이터 내부 파라미터가 튜닝 될 수 있도록 하는 교정 문제에도 활용된 반도체 공정 최적화 사례를 소개한다. 또한, 일반적 시뮬레이터가 실제 현장과의 차이점으로 갖는 문제인 동일한 입력 값에 대해 항상 같은 출력 값이 산출되는 점을 공정의 규격을 고려해 시뮬레이션 함으로써 현장에서의 재현성을 높이고자 하였다. 이는 $0.8{\mu}m$급 BIMOS 공정의 기본 소자 중 하나의 NPN 트랜지스터의 전류이득(Current Gain : hFE) 특성을 최적화하기 위한 주요 공정조건 결정과 연관된 것이며, 기존 방법에 비해 시뮬레이션 횟수를 줄이는 동시에 현장에 직접 투입되는 검증 로트를 최소화시켜 비용과 시간을 절감할 수 있었다. 또한, 얻어진 추전 조건에서 실제 생산된 검증 로트를 통해 시뮬레이션으로부터 얻어진 결과들이 재현됨으로써 제시된 방법의 유용성을 확인하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2007년도 춘계학술대회
• /
• pp.81-85
• /
• 2007

반도체 공정에서 식각 공정을 위한 패턴 형성 시, 현상을 위해 포토레지스트를 도포한다. 이 포토레지스트는 일정한 두께로 도포 되어야 하기 때문에 고도의 정밀성이 요구되는 공정이며, 공정 불량이 빈번하게 발생한다. 이러한 공정 불량 발생 시 현재 양산에서는 매엽식 장비로 애싱 전 처리 한 후, 약액 처리를 위해 낱장의 웨이퍼를 일정량 모아서 배치식 장비로 처리한다. 이렇게 되면 공정 불량 발생시, 약액의 소모를 줄이기 위해서는 일정량 모아질 때까지 대기하여 처리하여 시간 소모가 커지며, 시간 소모를 줄이기 위해서는 낱장으로 처리하여야 하기 때문에 약액 손실이 커져 비경제적일 수 밖에 없다. 따라서 본 연구에서는 이러한 문제점을 해결하기 위해, 매엽식 장비로 무기 용제를 이용하여 효율적으로 포토레지스트를 제거하는 방법에 대해서 평가를 실시하였다. 평가 결과 krF 포토 레지스트 웨이퍼에 대해서 완전 박리하는 결과를 얻었으며, 160nm 기준 파티클 50개 미만의 결과를 얻었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.459-462
• /
• 2010

반도체 공정에서 Track In/Out 판단을 위해서 바코드와 RFID(Radio-Frequency IDentification)가 주로 사용되고 있다. 현재 알려진 바코드 인식률은 약 80%로써 재고 유실이 여전히 존재하며 정확성과 신뢰성을 담보하지 못하고 있는 현실이다. 이 연구에서는 20% 정도의 인식되지 않은 부분을 보완하기 위해 바코드를 영상 처리하고 그 내부에 있는 문자들을 인식하는 프로그램을 개발한다. 해당 공정에서 바코드가 제대로 인식이 안 된 경우에는 인식된 문자들을 참고함으로써 공정의 전체 과정을 파악하고 트랙킹할 수 있다. 바코드의 문자 인식을 생산 공정에 맞추어 실시간에 수향하여 필요시 활용함으로써 공정의 정확성과 생산성을 향상에 기여하고자 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.36-36
• /
• 2011

반도체 공정 신호는 주기 신호와 비주기 신호로 구분된다. 특정 패턴을 가지는 주기 신호는 해당 파라미터(parameter)에 대해서 패턴 매칭을 수행하여 관리하는 연구가 진행되고 있다. 반면 비주기 신호 데이터의 경우에는 패턴 매칭 방법을 수행할 수 없다. 또한 반도체 공정에서 얻을 수 있는 두 개 타입의 데이터는 그 파라미터가 방대하기 때문에 현재 실제 공정에 적용되고 있는 방식인 각각 하나의 파라미터에 대해 관리도(control chart)를 구성해 관리하는 것은 많은 비용과 시간의 낭비를 초래한다. 따라서 두 타입 데이터의 여러 개의 파라미터를 동시에 관측할 수 있고 파라미터간의 내재된 상관관계를 고려할 수 있는 장점을 가진 분석 기법에 대한 연구가 필요하다. 주기 신호의 이상탐지를 위한 기존 연구는 신호를 구간으로 나누어 구간별로 SPC 차트적용 시키는 방법, 각 시점 마다 측정되는 값을 하나의 변수로 고려하여 Hotelling's T square, PCA, PLS 등과 같은 다변량 통계 분석을 적용 시키는 방법들이 제시되어 왔다. 이러한 방법들은 다양한 특성을 가지는 주기신호를 분석하고 이상을 탐지 하는데 많은 한계점을 가진다. 이에 본 논문은 다양한 형태를 가지는 신호의 특성을 반영하여 자기구상지도를 기반으로 신호의 분류와 공정의 이상을 탐지하는 기법을 제안한다. 제안하는 기법은 자기구상지도를 이용하여 복잡한(고차원, 시계열) 신호를 2차원 상의 노드로 맵핑시킴으로써 신호의 특질(feature)을 추출하고 새로 표현된 신호의 특질을 기반으로 Logistic regression을 적용시켜 이상을 탐지 한다. 다양한 이상 상황을 가진 반도체 공정 신호를 사용하여 제안한 이상탐지 성능을 평가하였다.

• 한국분말재료학회지
• /
• 제11권2호
• /
• pp.179-185
• /
• 2004

통상적인 금속분말의 성형은 분말야금 공정으로 이루어지기 때문에 복잡한 형상의 부품을 구현하는 데는 제약이 있다. 하지만, 1970년대 후반 이래 새로운 금속분말의 성형기술로 크게 각광을 받으며 연구되고 있는 금속분말사출성형(Metal Powder Injection Molding, MIM) 기술을 이용하면 다양한 형태의 부품을 성형할 수 있다 최근에는 이러한 MIM 기술을 이용하여 다양한 산업분야에 응용될 수 있는 마이크로 부품을 제조하고자 하는 연구개발이 주목받고 있다./sup 1)/ 현재까지는 마이크로 부품을 제조하는 원천기술이 반도체 공정기술이나 마이크로 기계가공기술에 크게 의존하고 있다./sup 2,3)/ 특히, 경제적 효용성이라는 관점에서 수 마이크로 이하의 극미세 구조물은 반도체 공정기술을 이용하여 성형하는 것이 유리하며, 1㎜의 치수를 갖는 미세 구조물은 마이크로 기계가공기술로 제조하는 것이 적합하다(그림 1). 하지만, 수십 마이크로에서 수백 마이크로의 치수를 갖는 구조물 제조에 있어서 앞선 두 공정기술은 응용 재료의 종류와 복합한 형상의 대량생산에 한계가 있다. 비록 반도체 공정기술에서 박막 증착과 전기화학적 도금기술을 이용한 표면미세가공 기술에 의해 수십 마이크로 이내의 치수를 갖는 미세 구조물을 정밀하게 성형하지만,/sup 4,5,)/ 수백 마이크로 크기의 치수를 반도체공정기술로 구현하기는 곤란하다. 또한, 마이크로 기계가공기술도 높은 가공 정밀도를 유지하며 수백 마이크로 크기의 구조물을 가공할 수 있지만 복잡한 모양의 형태를 대량생산하기에는 적합하지 않다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2007년도 정기총회 및 추계학술대회
• /
• pp.1-1
• /
• 2007

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.262-262
• /
• 2016

최근 고해상도 디스플레이가 주목받으면서 기존 비정질 실리콘(a-Si)을 대체할 수 있는 재료에 관한 연구가 활발히 진행되고 있다. a-Si의 경우 간단한 공정 과정, 적은 생산비용, 대면적화가 가능하다는 장점이 있지만 전자 이동도가 매우 낮은 단점이 있다. 반면, 산화물 반도체는 비정질 상태에서 전자 이동도가 높으며 큰 밴드갭을 가지고 있어 투명한 특성을 나타낼 뿐만 아니라, 저온공정이 가능하여 기판의 제한이 없는 장점을 가지고 있다. 대표적으로 가장 널리 연구되고 있는 산화물 반도체는 a-IGZO(amorphous indium-gallium-zinc oxide)이다. 그러나 InZnO(IZO) 기반의 산화물 반도체에서 carrier suppressor 역할을 하는 Ga(gallium)은 수요에 대한 공급이 원활하지 못하여 비싸다는 단점이 있다. 그러므로 경제적이면서 a-IGZO와 유사한 전기적 특성을 나타낼 수 있는 suppressor 물질이 필요하다. 따라서 본 연구에서는 IZO 기반의 산화물 반도체에서 Ga을 Hf(hafnium), Zr(zirconium), Si(silicon)으로 대체하여 용액증착(solution-deposition) 공정으로 각각의 채널층을 형성한 back-gate type의 박막 트랜지스터(thin-film transistor, TFT) 소자를 제작하였다. 용액증착 공정은 물질의 비율을 자유롭게 조절할 수 있고, 대기압의 조건에서도 공정이 가능하기 때문에 짧은 공정시간과 저비용의 장점이 있다. 제작된 소자는 p-type Si 위에 게이트 절연막으로 100 nm의 열산화막이 성장된 기판을 사용하였다. 표준 RCA 클리닝 후에 각 solution 물질을 spin coating 방식으로 증착하였다. 이후, photolithography, develop, wet etching의 과정을 거쳐 채널층 패턴을 형성하였다. 또한, 산화물 반도체의 전기적 특성을 향상시키기 위해서 후속 열처리 과정(post deposition annealing, PDA)은 필수적이다. CTA 방식은 높은 열처리 온도와 긴 열처리 시간의 단점이 있다. 따라서, 본 연구에서는 $100^{\circ}C$ 이하의 낮은 온도와 짧은 열처리 시간의 장점을 가지는 MWI (microwave irradiation)를 후속 열처리로 진행하였다. 그 결과, 각 물질로 구현된 소자들은 기존 a-IGZO와 비교하여 적은 양의 carrier suppressor로도 우수한 전기적 특성 및 안정성을 얻을 수 있었다. 따라서, Si, Hf, Zr 기반의 산화물 반도체는 기존의 Ga을 대체하여 저비용으로 디스플레이를 구현할 수 있는 IZO 기반 재료로 기대된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2022년도 춘계학술발표대회
• /
• pp.477-480
• /
• 2022

반도체 성능 향상으로 신호를 전달하는 회로의 단위가 마이크로 미터에서 나노미터로 미세화되어 선폭(linewidth)이 점점 좁아지고 있다. 이러한 변화는 검출해야 할 불량의 크기가 작아지고, 정상 공정상태와 비정상 공정상태의 차이도 상대적으로 감소되어, 공정오차 및 공정조건의 허용범위가 축소되었음을 의미한다. 따라서 검출해야 할 이상징후 탐지가 더욱 어렵게 되어, 높은 정밀도와 해상도를 갖는 검사공정이 요구되고 있다. 이러한 이유로, 미세 공정변화를 파악할 수 있는 신규 검사 및 계측 공정이 추가되어 TAT(Turn-around Time)가 증가하게 되었고, 웨이퍼가 가공되어 완제품까지 도달하는데 필요한 공정시간이 증가하여 제조원가 상승의 원인으로 작용한다. 본 논문에서는 웨이퍼의 검계측 데이터가 아닌, 제조공정 과정에서 발생하는 다양한 센서 및 장비 데이터를 기반으로 웨이퍼 제조 결과가 양품인지 그렇지 않으면 불량인지 구별할 수 있는 가상계측 모델을 제안한다. 기계학습의 여러 알고리즘 중에서 다양한 장점을 갖는 XGBoost 알고리즘을 이용하여 예측모델을 구축하였고, 데이터 전처리(data-preprocessing), 주요변수 추출(feature selection), 모델 구축(model design), 모델 평가(model evaluation)의 순서로 연구를 수행하였다. 결과적으로 약 94% 이상의 정확성을 갖는 모형을 구축하는데 성공하였으나 더욱 높은 정확성을 확보하기 위해서는 반도체 공정과 관련된 Domain Knowledge 를 반영한 모델구축과 같은 추가적인 연구가 필요하다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2005년도 추계 학술대회
• /
• pp.45-48
• /
• 2005

디스플레이 모듈에서 hot plate를 이용한 이방 전도성 필름(ACF: Anisotropic Conductive Film) 접합의 공정을 고출력 다이오드 레이저를 이용한 공정으로 대체하였다. 다이오드 레이저를 이용한 ACF 접합은 공정 시간을 기존보다 줄일 수 있으며 평탄도 및 응용성에 있어서 hot plate 공정보다 뛰어나다. 또한 다양한 샘플에도 지그 및 레이저광의 자유로운 변형으로 응용성이 매우 뛰어나다. 에너지 분포가 고른 선광을 이용하여 ACF 접합을 수행하였다. 레이저 에너지 밀도 $100\;W/cm^2$, 압력 20 kg, 레이저 조사시간 4초 이상에서 800 gf/cm 이상의 인장력을 얻을 수 있었고 기존의 공정 시간을 두 배 이상 단축하였다.

• 전자공학회지
• /
• 제37권8호
• /
• pp.31-40
• /
• 2010

1947년 트랜지스터의 발명을 시작으로 사이리스터, MOSFET 및 IGBT 등의 전력반도체 소자가 개발되면서 산업, 가전 및 통신 등의 다양한 분야에서 실리콘 기반의 전력반도체 소자가 활용되고 있다. 개발 당시에는 10A/수백V 정도의 전류통전능력 및 전압저지능력을 가지고 있었지만, 현재에는 8000A/12kV급의 대용량 소자까지 생산되고 있다. 이러한 전력반도제 소자는 다양한 응용분야에 서 높은 전압 저지능력, 큰 전류 통전 능력 및 빠른 스위칭 특성을 요구하고 있다. 특히 최근의 전력변환장치들은 고온동작특성 및 고효율화에 대한 요구가 더욱 강조되고 있다. 일반적인 실리콘 전력반도체소자는 물질적인 특성한계로 고온에 서의 동작 시 소자 특성이 떨어지는 특징을 보이고 있어 고온 환경에 적합한 전력반도체 소자의 필요성이 증가되어 실리콘에 비해 밴드�b이 넓은 SiC 및 GaN 등의 wide bandgap 반도체 물질의 연구가 활발히 진행되고 있다. 특히 SiC는 단결정 성장을 통한 웨이퍼화가 용이하고 소자 제작공정이 기존 실리콘공정과 유사하여 많은 연구가 진행되었으며 일부 소자에서 상용화가 진행되었다. 본고에서는 현재 활발히 진행되고 있는 탄화규소 전력반도체소자의 기술동향에 대해 소개하고자 한다.