• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.104-104
• /
• 2010

현재 디스플레이 시장은 급변하게 변화하고 있다. 특히, 비정질 실리콘의 경우 디스플레이의 채널층으로 주로 상용화되어 왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 경우 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide, Tin Oxide, Titanum Oxide등의 산화물이 연구되고 있으며, indium이나 aluminum등을 첨가하여 전기적인 특성을 향상시키려는 노력을 보이고 있다. Tin oxide의 경우 천연적으로 풍부한 자원이며, 낮은 가격이 큰 이점으로 작용을 한다. 또한, $SnO_2$의 경우 ITO나 ZnO 열적으로 화학적 과정에서 더 안정하다고 알려져 있다. 본 연구에서는 $SnO_2$ 기반의 박막 트랜지스터를 DC magnetron sputtering를 이용하여 상온에서 제작을 하였다. 일반적으로, $SnO_2$의 경우 증착 과정에서 산소 분압 조절과 oxygen vacancy 조절를 통하여 박막의 전도성을 조절할 수 있다. 이렇게 제작된 $SnO_2$의 박막을 High-resolution X-ray diffractometer, photoluminescence spectra, Hall effect measurement를 이용하여 전기적 및 광학적 특성을 알 수 있다. 그리고 후열처리 통하여 박막의 전기적 특성 변화를 확인하였다. gate insulator의 처리를 통하여 thin film의 interface의 trap density를 감소시킴으로써 소자의 성능 향상을 시도하였다. 그리고 semiconductor analyzer로 소자의 출력 특성 및 전이 특성을 평가하였다. 그리고 Temperature, Bias Temperature stability, 경시변화 등의 다양한 조건에서의 안정성을 평가하여 안정성이 확보된다면 비정질 실리콘을 대체할 유력한 후보 중의 하나가 될 것이라고 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.400-400
• /
• 2012

산화물 반도체는 넓은 에너지갭을 가지고 높은 이동성과 높은 투명성을 가지기 때문에 초고 속 박막 트랜지스터(Thin film transistor; TFT)에 많이 응용되고 있다. 그러나 ZnO 및 $In_2O_3$ 산화물 반도체를 박막트랜지스터에 사용할 경우 소자가 불안정하여 전기적 성질이 저하되고 문턱전압의 이동이 일어난다. TFT에 사용되는 산화물 반도체로는 GaInZnO, ZrInZnO, HfInZnO 및 GaSnZnO의 전기적 특성에 관한 연구가 많이 되었다. 그러나 titanium-indium-zinc-oxide (TIZO) TFT에 대한 연구는 비교적 적게 수행 되었다. 본 연구에서는 TFTs의 안정성을 향상하기 위하여 TFT의 채널로 사용되는 TiInZnO를 형성하는데 간단한 제조 공정과 낮은 비용의 용액 증착방법을 사용하였다. 졸-겔 전해액은 Titanium (IV) isopropoxide $[Ti(OCH(CH_3)_2)_4]$, 0.1 M Zinc acetate dihydrate $[Zn(CH_3COO)_2{\cdot}2H_2O]$ 그리고 indium nitrate hydrate $[In(NO_3)_3{\cdot}xH_2O]$을 2-methoxyethanol의 용액에 합성하였다. $70^{\circ}C$에서 한 시간 동안 혼합 하였다. Ti의 몰 비율은 10%, 20% 및 40% 로 각각 달리하여 제작하였다. $SiO_2$층 위에 2,500 rpm 속도로 25초 동안 스핀 코팅하여 TFT를 제작하였다. TIZO 박막에 대한 X-선 광전자 스펙트럼 관측 결과는 Ti 몰 비율이 증가함에 따라 Ti 2p1/2피크의 세기가 증가함을 보여주었다. TiZO 박막에 Ti 원자를 첨가하면 $O^{2-}$ 이온이 감소하기 때문에 전하의 농도가 변화하였다. 전하 농도의 변화는 TiZO 채널을 사용하여 제작한 TFT의 문턱전압을 양 방향으로 이동 하였으며 off-전류를 감소하였다. TiZO 채널을 사용하여 제작한 TFT의 드레인 전류-게이트 전압 특성은 on/off비율이 $0.21{\times}107$ 만큼 크며 이것은 TFT 소자로서 우수한 성능을 보여주고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.191-191
• /
• 2010

차세대 디스플레이를 위한 소자로 활용 가능한 Oxide Semiconductor TFT를 bottom gate 타입의 TFT 소자를 제작하였다. 투명 박막 트랜지스터 제작과 관련해서 ITO가 증착된 glass 기판을 gate 전극으로 사용하였고, 게이트 dielectric으로 $SiO_2/Si_3N_4$를 PECVD 방법을 사용해 증착하였으며, 채널 영역으로 ZnO를 RF magnetron sputtering을 이용하여 RF power 및 공정 압력에 따른 구조적, 광학적, 전기적 특성을 조사하였다. ZnO 박막의 공정 변수로 RF파워는 25W, 50W, 75W, 100W로 변화시키고, 증착 압력은 20m, 100m, 200m 300mTorr로 변화시켰다. Source/Drain 사이에 채널 형성 및 게이트 dielectric에서 누설전류가 TFT 특성에 미치는 영향을 연구하였다. ZnO 박막은 증착 파워 및 공정 압력에 따라 박막의 결정성이 현저하게 변화하는 것을 알 수 있었으며, 그러한 박막의 미세구조 가 TFT의 전기적인 특성에 크게 영향을 미치는 것으로 판단된다

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.5
• /
• pp.1149-1154
• /
• 2014

To observe the tunneling phenomenon of oxide semiconductor transistor, The Indium-gallum-zinc-oxide thin film transistors deposited on SiOC as a gate insulator was prepared. The interface characteristics between a dielectric and channel were changed in according to the properties of SiOC dielectric materials. The transfer characteristics of a drain-source current ($I_{DS}$) and gate-source voltage ($V_{GS}$) showed the ambipolar or unipolar features according to the Schottky or Ohmic contacts. The ambipolar transfer characteristics was obtained at a transistor with Schottky contact in a range of ${\pm}1V$ bias voltage. However, the unipolar transfer characteristics was shown in a transistor with Ohmic contact by the electron trapping conduction. Moreover, it was improved the on/off switching in a ambipolar transistor by the tunneling phenomenon.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1559-1560
• /
• 2015

신축성 및 웨어러블 전자소자 응용을 위하여 엘라스토머 기판 상에 박막 트랜지스터를 제작하여 그 전기적 특성을 확인하였다. 제작된 트랜지스터의 신축성 향상을 위하여 엘라스토머 기판 상에 일반적인 포토리소그래피 공정과 습식식각 공정을 이용하여 국부적 단단한 폴리이미드 영역을 형성하여 사용하였다. 트랜지스터 특성 확인 결과 약 30 % 이상의 신축에서도 정상적인 트랜지스터 동작이 가능함을 확인하였다.

• Proceedings of the Korean Fiber Society Conference
• /
• 2003.04a
• /
• pp.40-43
• /
• 2003

최근 관심의 대상이 되고 있는 유기박막트랜지스터 (Organic Thin Film Transisto., OTFT)는 현재 사용되고 있는 무기물 트랜지스터에 비해 가볍고 낮은 공정 온도와 가격으로 인하여 대면적 LCD, EL, smart card의 능동구동소자로서 적용이 가능하다고 알려져 있다[1,2]. 하지만 현재 연구되고 있는 단분자 유기물을 사용한 OTFT는 비교적 높은 온도에서 소자의 각 구성요소를 증착해야 되므로 여전히 복잡한 공정이 필요하며, 활성층으로 쓰이는 유기물과 금속전극의 계면문제로 전기적 특성이 떨어진다[3]. (중략)

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.212.1-212.1
• /
• 2015

본 연구에서는 용액 공정을 통해 제작한 IGZO 박막 트랜지스터의 Active layer를 적층 구조로 쌓아올리고, 신뢰성 평가를 위해 Gate에 지속적인 바이어스를 인가함으로써 소자의 문턱 전압 변화를 측정 실험을 진행하였다. Active layer 제작에 사용된 용액의 비율은 In:Zn:Ga = 1:1:30%로 제작되었고, 단일층부터 이중, 삼중층까지 적층을 하였다. 각 소자의 Active layer 층이 많아질수록 이동도가 1.21, 0.87, 0.69 ($cm^2/Vs$)으로 감소하는 등의 전기적 특성이 감소하는 경향을 보였다. 하지만 Gate에 10 V를 3000초간 지속적으로 인가해주었을 때 문턱 전압의 변화가 단일층일 때 10.4 V에서 삼중층일 때 1.3 V로 감소하였다. 이것은 Active layer의 층 사이의 계면이 형성되면서 current path에 영향을 주어 전기적 특성이 감소하였지만, 적층으로 인한 surface의 uniformity가 향상되는 것으로 확인하였다. 또한 1500초에서 Dit (Interface Trap Density)를 추출한 결과, 단일층에서는 $7.53{\times}10^{12}$($cm^{-2}-1$<)로 삼중층에서 $4.52{\times}10^{12}$($cm^{-2}-1$<)의 약 두 배 정도 높게 추출되었다.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1700-1701
• /
• 2011

본 논문에서는 게이트 절연막인 poly(4-vinylphenol) (PVP) 용제 농도 변화에 따른 유기 박막 트랜지스터를 제작하고 그 특성을 분석하였다. PVP는 propylene glycol monomethyl ether acetate(PGMEA) 와 poly melamine-co-formaldehyde (CLA)를 혼합하여 cross linked PVP를 만들어 사용하였다. Cross-liked PVP의 CLA 농도 비율을 각각 6 wt%, 9 wt%로 변화시켜 유기 박막 트랜지스터를 제작하고 소자의 전기적 특성을 분석 하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.76-76
• /
• 2010

유기박막트랜지스터의 특성을 개선하기 위해서는 유기반도체와의 좋은 접합과 유전상수가 주요한 요인으로 작용한다. 무기 산화물 전구체와 유기고분자를 이용하여 유기 고분자의 단정인 낮은 유전율을 개선하였다. 스핀코팅 방법이 아닌 딥코팅 방법을 이용하여 절연막 두께를 10nm정도로 낮추어 구동전압을 개선하였으며 무기 절연체의 높은 누설전류 또한 그 특성이 개선되어 우수한 절연 특성을 보였다. 유-무기 복합체를 이용한 게이트 절연막과 펜타센을 이용한 유기박막트랜지스터의 구동전압은 1V정도에서 구동가능하며, 점멸비, 이동도 모두 개선된 결과를 보였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1199-1200
• /
• 2008

N형 공핍 모드의 탑 게이트 다결정실리콘 박막 트랜지스터에 비대칭 오프셋 구조를 적용하였다. 이로써 드레인 부근의 전계를 감소시켜, on전류의 큰 손실 없이 누설 전류를 86% 감소시켰다. 박막 트랜지스터는 유리 기판위에 교류 자계 유도 결정화를 이용하여 제작하였고, 마스크 추가 없이 오프셋 구조를 형성하였다. 또한 비정질 실리콘과 n+ 층은 이온 주입을 하지 않고 증착하였다. 이 방법은 능동 구동 디스플레이에서 소비 전력 감소와 이미지 유지에 도움이 될 수 있다.