• Title/Summary/Keyword: 모듈구조

Search Result 2,211, Processing Time 0.044 seconds

자동차 충돌해석 전용프로그램(AutoCRASH)를 이용한 정면/측면 충돌해석

  • 강신유;김헌영
    • Computational Structural Engineering
    • /
    • v.12 no.1
    • /
    • pp.27-34
    • /
    • 1999
  • 독자적인 자동차 충돌해석용 프로그램 개발 및 응용기술을 목표로 Explicit 수식화, 셀 요소의 정식화, 교체요소의 정식화, 비선형스프링 요소의 개발, 초탄성 고무재료의 개발, Hourglass 제어, 접촉알고리즘 정식화 등의 프로그램의 기본 모듈을 구성하였고, 그래프 출력용 포스트 프로그램을 개발하였다. 비선형스프링, 에어백 모듈, 안전벨트 모듈 등이 개발되었으며, 자체구조물들의 정면·측면 충돌해석을 수행하고 상용충돌해석프로그램들과 그 결과를 비교하여 개발된 프로그램의 신뢰성을 확인하였다. 또한, 측면충돌 모델을 사용하여 설계초기단계에서 빠른 해석을 수행할 수 있도록 하는 Hybrid 모델링 기법을 개발하여 기존의 쉘모델의 결과와 비교·검토하였다. Hybrid 모델링시 조인트 부의 특성을 측면해석 모델에 적용하여 그 타당성을 검증하였다.

  • PDF

Design and Implementaion of IPv4/IPv6 Protocol Translation (IPv4/IPv6 프로토콜 변환모듈의 설계 및 구현)

  • Park, Seok-Cheon;Lee, Ju-Yeong;Nam, Ki-Mo;Park, Jae-Kyun
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2000.04a
    • /
    • pp.328-333
    • /
    • 2000
  • 인터넷이 전세계적으로 급속히 확대되면서 인터넷 사용자의 수는 기하급수적으로 증가하고 있으며 이로 인하여 기존의 인터넷 망 계층 프로토콜인 IPv4에서 지원하는 인터넷 주소공간은 얼마 가지 않아 고갈될 것으로 예상된다. 따라서 차세대 인터넷 망 계층 프로토콜인 IPv6로의 전이는 필연적으로 이루어질 것이다. 그러나 현재의 인터넷 환경에서 IPv6로의 동시 전환은 현실적으로 불가능하며 향후 IPv6 환경의 확산에 대처하기 위해서는 IPv4에서 IPv6로의 효과적이고 점진적인 전이 방안에 대한 연구가 필요하다. 본 논문에서는 이러한 전이 방안 중에서 IPv4 및 IPv6 단일 구조를 지닌 호스트들로 구성된 네트워크간의 원활한 통신을 지원하기 위한 IPv4/IPv6 프로토콜 변환모듈을 설계 및 구현 하였으며, 이를 위하여 IP 패킷 구조를 분석하고 이를 토대로 IP 프로토콜 변환모듈의 기능 구조를 정의하였다.

  • PDF

Hardware Module for Real-time Integer Pel Motion Estimation of H.264 (H.264 의 실시간 부호화를 위한 정수 단위 화소 움직임 예측 모듈 구조)

  • Shin, Ji-Yong;Lee, In-Jik;Kim, Shin-Dug
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2007.05a
    • /
    • pp.330-332
    • /
    • 2007
  • 본 논문에서는 정수 단위 화소 움직임 예측(ME: Motion Estimation)을 위한 Unsymmetrical-cross Multi-Hexagon-grid Search (UMHexagonS) 알고리즘을 기반으로, CIF 크기의 영상을 실시간으로 부호화 하기 위한 정수 단위 화소 움직임 예측 모듈을 제안한다. 제안하는 정수 단위 화소 움직임 예측 모듈은 32 개의 1 차원 연산유닛(PE: Processing Element) 배열, 데이터 선택/재배열 유닛, 내부버퍼, 그리고 트리 구조의 덧셈기로 구성되며, CIF 크기의 영상 100 프레임을 부호화 하기 위한 클럭 사이클을 계산하여 실험결과로 제시하였다. 그 결과 제안하는 구조는 400MHz 의 클럭 속도에서 CIF 크기의 영상을 실시간으로 부호화 할 수 있다.

An SoC-based Context-Aware System Architecture (SoC 기반 상황인식 시스템 구조)

  • Sohn, Bong-Ki;Lee, Keon-Myong;Kim, Jong-Tae;Lee, Seung-Wook;Lee, Ji-Hyong;Jeon, Jae-Wook;Cho, Jun-Dong
    • Journal of the Korean Institute of Intelligent Systems
    • /
    • v.14 no.4
    • /
    • pp.512-516
    • /
    • 2004
  • Context-aware computing has been attracting the attention as an approach to alleviating the inconvenience in human-computer interaction. This paper proposes a context-aware system architecture to be implemented on an SoC(System-on-a-Chip). The proposed architecture supports sensor abstraction, notification mechanism for context changes, modular development, easy service composition using if-then rules, and flexible context-aware service implementation. It consists of the communication unit, the processing unit, the blackboard, and the rule-based system unit, where the first three components reside in the microprocessor part of the SoC and the rule-based system unit is implemented in hardware. For the proposed architecture, an SoC system has been designed and tested in an SoC development platform called SystemC and the feasibility of the behavoir modules for the microprocessor part has been evaluated by implementing software modules on the conventional computer platform. This SoC-based context-aware system architecture has been developed to apply to mobile intelligent robots which would assist old people at home in a context-aware manner.

$AB^2$ Semi-systolic Multiplier ($AB^2$ 세미시스톨릭 곱셈기)

  • 이형목;김현성;전준철;유기영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.04a
    • /
    • pp.892-894
    • /
    • 2002
  • 본 논문은 유한 체 GF(/2 sup m/)상에서 A$B^2$연산을 위해 AOP(All One Polynomial)에 기반한 새로운 MSB(Most Significant bit) 유선 알고리즘을 제시하고, 제시한 알고리즘에 기반하여 병렬 입출력 세미시스톨릭 구조를 제안한다. 제안된 구조는 표준기저(standard basis)에 기반하고 모듈라(modoular) 연산을 위해 다항식의 계수가 모두 1인 m차의 기약다항식 AOP를 사용한다. 제안된 구조에서 AND와 XOR게이트의 딜레이(deray)를 각각 /D sub AND$_2$/와/D sub XOR$_2$/라 하면 각 셀 당 임계경로는 /D sub AND$_2$+D sub XOR/이고 지연시간은 m+1이다. 제안된 구조는 기존의 구조보다 임계경로와 지연시간 면에서 보다 효율적이다. 또한 구조 자체가 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI 구현에 효율적이다. 더욱이 제안된 구조는 유한 체상에서 지수 연산을 필요로 하는 Diffie-Hellman 키 교환 방식, 디지털 서명 알고리즘 및 EIGamal 암호화 방식과 같은 알고리즘을 위한 기본 구조로 사용할 수 있다. 이러한 알고리즘을 응용해서 타원 곡선(elliptic curve)에 기초한 암호화 시스템(Cryptosystem)의 구현에 사용될 수 있다.

  • PDF

과학위성 1호 구조체 개발

  • 이상현;탁경모;차원호;이준호;장태성
    • Bulletin of the Korean Space Science Society
    • /
    • 2003.10a
    • /
    • pp.109-109
    • /
    • 2003
  • 원자외선분광기(FIMS), 우주물리탑재체(SPP)를 탑재한 과학기술위성 1호는 무게 약 106kg으로 고도 690km의 원형궤도에 러시아의 COSMOS-3M에 의해 플레세츠크(Plesetsk)에서 발사 되었다. 과학기술위성 1호는 적층타입(Stack Type)으로 구조체가 설계되었으며, 하나의 모듈을 하나의 구조물로 만들어 여러 개의 구조물을 쌓아 타이바(Tie Bar)를 사용하여 체결하는 방식을 채택하고 있다. 이것은 모듈을 구조체로 사용함으로써 무게를 줄일 수 있으며, 강성이 높고, 하니스 처리가 용이한 장점이 있다. 구조체는 발사환경과 우주환경을 견디도록 설계되어야 하며, 그 과정을 지상에서 시험으로 검증을 하게 된다. 본 논문은 과학기술위성 1호의 구조물 개발과정과 제작과정을 설명하고, 제작된 구조물의 시험과정과 결과를 살펴보았다.

  • PDF

Design of Smart Frame SoC to support the IoT Services (IoT 서비스를 지원하는 Smart Frame SoC 설계)

  • Yang, Dong-hun;Hwang, In-han;Kim, A-ra;Guard, Kanda;Ryoo, Kwang-ki
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2015.10a
    • /
    • pp.503-506
    • /
    • 2015
  • In accordance with IoT(Internet of Things) commercialization, the need to design SoC-based hardware platform with wireless communication is increasing. This paper therefor proposes an SoC platform architecture with Smart Frame System inter-communicating between devices. Wireless communication functions and high-performance real-time image processing hardware structure was applied to existing digital photo frame. We developed a smart phone application to control the smart frame through Bluetooth communication. The SoC platform hardware consists of CIS controller, Memory controller, ISP(Image Signal Processing) module for image scaling, Bluetooth Interface for inter-communicating between devices, VGA/TFT-LCD controller for displaying video. The Smart Frame System to support the IoT services was implemented and verified using HBE-SoC-IPD test board equipped with Virtex4 XC4VLX80 FPGA. The operating frequency is 54MHz.

  • PDF

A 67dB DR, 1.2-V, $0.18-{\mu}m$ Sigma-Delta Modulator for WCDMA Application (WCDMA용 67-dB DR, 1.2-V, $0.18-{\mu}m$ 시그마-델타 모듈레이터 설계)

  • Kim, Hyun-Jong;Yoo, Chang-Sik
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.44 no.6 s.360
    • /
    • pp.50-59
    • /
    • 2007
  • [ $0.18-{\mu}m$ ] CMOS 1.2-V 2nd-order ${\Sigma}{\Delta}$ modulator with full-feedforward topology is designed. Using full-feedforward topology makes op-amp performance requirements much less stringent, therefore it has been adopted as a good candidate for low-voltage low-power applications throughout the world. Also, ${\Sigma}{\Delta}$ modulator is designed with top-down design approach, therefore various nonideal effects of op-amp are modeled in this paper.

Efficient Architectures for Modular Exponentiation Using Montgomery Multiplier (Montgomery 곱셈기를 이용한 효율적인 모듈라 멱승기 구조)

  • 하재철;문상재
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.11 no.5
    • /
    • pp.63-74
    • /
    • 2001
  • Modular exponentiation is an essential operation required for implementations of most public key cryptosystems. This paper presents two architectures for modular exponentiation using the Montgomery modular multiplication algorithm combined with two binary exponentiation methods, L-R(Left to Left) algorithms. The proposed architectures make use of MUXes for efficient pre-computation and post-computation in Montgomery\`s algorithm. For an n-bit modulus, if mulitplication with m carry processing clocks can be done (n+m) clocks, the L-R type design requires (1.5n+5)(n+m) clocks on average for an exponentiation. The R-L type design takes (n+4)(n+m) clocks in the worst case.

Development of the 3-D Fracture Network Analysis and Visualization Software Modules (삼차원 불연속면 연결구조 해석 및 가시화 소프트웨어 모듈 개발)

  • Noh, Young-Hwan;Choi, Yosoon;Um, Jeong-Gi;Hwang, Sukyeon
    • Tunnel and Underground Space
    • /
    • v.23 no.4
    • /
    • pp.261-270
    • /
    • 2013
  • As part of the development of the 3-D geologic modeling software, this study addresses on new development of software modules that can perform the analysis and visualization of the fracture network system in 3-D. The developed software modules, such as BOUNDARY, DISK3D, FNTWK3D, CSECT and BDM, are coded on Microsoft Visual Studio platform using the MFC and OpenGL library supported by C++ program language. Each module plays a role in construction of analysis domain, visualization of fracture geometry in 3-D, calculation of equivalent pipes, production of cross-section map and management of borehole data, respectively. The developed software modules for analysis and visualization of the 3-D fracture network system can be used to tackle the geomechanical problems related to strength, deformability and hydraulic behaviors of the fractured rock masses. All these benefits will further enhance the economic competitiveness of the domestic software industry.