• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제3권10호
• /
• pp.357-364
• /
• 2014

사물 인터넷 기반 초연결성 통신을 위한 일차적인 과제는 액서스 포인트, 기지국 등의 인프라를 거치지 않는 저전력, 손실 무선 네트워크 환경에서 사물 인터넷 기기들 간의 직접 통신 기법을 개발하는 것이다. 저전력 그리고 손실 네트워크 환경에서 사물 인터넷 디바이스들은 물론 라우터가 한정된 메모리를 사용하는 제한 조건을 가지고 있기 때문에 목적지 경로 정보를 지속적으로 유지할 수 없으며 다만 적은 수의 디폴트 라우터 정보만을 유지한다. IPv6주소를 그대로 활용하고 단순히 제어 메시지들의 양만 줄이는 데 초점을 둔 기존 경량화 라우팅 기법들과 달리 본 연구에서는 블룸필터 및 향상된 랭크개념을 활용하여 경량화 자동 주소 설정을 포함한 IPv6 이웃노드탐색 기법 및 경량화된 라우팅 프로토콜을 제안한다. 또한, 처음으로 사물 인터넷 기반 기기 간 손실 있는 무선 환경을 다양한 확률분포함수를 따르면서 에러가 발생하도록 모델링하여 성능평가를 수행했다. 특히, 제안하는 기법은 동적으로 무선 링크가 변하여 데이터 손실이 발생해도 향상된 랭크 정보를 바탕으로 다중 경로 정보를 지역적으로 활용하여 견고성을 높였다. 성능평가 결과 제안하는 기법은 RPL 기반 라우팅 프로토콜에 비해서 최대 40%까지 성능향상을 보일 수 있었다.

• 정보보호학회논문지
• /
• 제31권5호
• /
• pp.875-888
• /
• 2021

본 논문에서는 경량 블록 암호 PIPO에 대한 인테그랄 구별자(integral distinguisher)을 탐색한 결과를 통해 8-라운드 PIPO-64/128에 대한 키 복구 공격을 수행한다. ICISC 2020에서 제안된 경량 블록 암호 PIPO는 고차 마스킹 구현을 고려한 설계를 통해 부채널 공격에 대한 저항성을 갖는 효율적인 구현이 가능하다. 동시에 차분 분석, 선형 분석 등의 다양한 분석법을 적용하여 PIPO의 안전성을 보였다. 그러나 인테그랄 공격에 대해, 5-라운드 이상의 인테그랄 구별자가 존재하지 않을 것이라고 제안되었을 뿐 인테그랄 공격에 대한 안전성 분석은 현재까지 수행된 바 없다. 본 논문에서는 MILP 기반 Division Property를 통해 PIPO에 대한 인테그랄 구별자를 탐색하는 방법을 제시하고, 기존의 결과와 달리 6-라운드 인테그랄 구별자가 존재함을 보인다. 뿐만 아니라, PIPO의 라운드 함수 구조를 활용하여 입출력에 대한 선형 변환을 고려하는 인테그랄 구별자 탐색 방법을 통해 총 136개의 6-라운드 인테그랄 구별자를 제시한다. 마지막으로, 획득한 6-라운드 인테그랄 구별자 중 4개를 이용하여 2^124.5849의 시간 복잡도와 2⁹³의 메모리 복잡도를 가지는 8-라운드 PIPO-64/128 키 복구 공격을 제안한다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제12권5호
• /
• pp.199-206
• /
• 2023

현대 소프트웨어의 규모는 커지고 있다. 이에 따라 고품질 코드를 위한 정적 분석의 중요성이 커지고 있다. 코드에 대한 정적 분석을 통해 결함과 복잡도를 식별하는 것이 필요하다. 이를 가시화하여 개발자 및 이해 관계자가 알기 쉽게 가이드도 필요하다. 기존 코드 가시화 연구들은 정적 분석의 코드 내부 정보들을 데이터베이스 테이블에 저장하여 및 품질 지표(CK Metrics, Coupling, Number of function calls, Bed smell)에 대한 계산을 질의어화 하고 추출된 정보를 가시화하는 과정을 구현하는 것에만 초점을 두었다. 이러한 연구들은 방대한 코드로부터 추출한 정보를 이용하여 코드를 분석할 때 많은 시간과 자원이 소모된다는 한계점이 있다. 또한 각 코드 내 정보 테이블들이 정규화되지 않았기 때문에 코드 내부의 정보(클래스, 함수, 속성 등)들에 대한 테이블 조인 연산 시 메모리 공간과 시간 소비가 발생할 수 있다. 이러한 문제들을 해결하기 위해, 데이터베이스 테이블의 정규화된 설계와 이를 통한 코드 내부의 품질 메트릭 지표에 대한 추출 및 가시화 메커니즘 제안한다. 이러한 메커니즘을 통해 코드 가시화 공정이 최적화되고, 개발자가 리팩토링해야 할 모듈을 가이드 할 수 있을 것으로 기대한다. 앞으로는 부분 학습도 시도할 예정이다.

• 터널과지하공간
• /
• 제13권1호
• /
• pp.52-63
• /
• 2003

단층, 균열, 절리 등의 암반 내에 존재하는 수많은 불연속면은 암반의 역학적\ulcorner수리적 특성을 좌우하는 중요한 요소이다. 암반 내 지하수 유동에 큰 영향을 미치는 요소는 불연속면의 발생빈도와 기하학적 특성 그리고 불연속면 상호간의 연결성이라고 할 수 있다. 이 연구에서는 불연속면의 특성인 발생빈도, 크기, 방향, 간극의 크기 등의 분포함수를 가정하여 3차원 불연속면 연결망 내에서 지하수 유동 해석을 실시하는 프로그램을 작성하였다. 이 프로그램은 3차원 상에 불연속면을 발생시키고 불연속면간 연결성을 분석하여 수리해석을 실시한다. 이 프로그램을 통해 수리해석을 실시한 결과, 컴퓨터 메모리의 한계로 인해 대상지역의 대표요소체적을 정확하게 결정할 수는 없었지만, 대략 25$\times$25$\times$25 ㎥ 이상에서 결정될 것으로 추정할 수 있었다. 지하수 유동해석에 영향을 미치는 간극의 범위를 계산한 결과, 불연속면 평균 간극의 30% 이하의 간극을 갖는 불연속면은 지하수 유동에 미치는 영향이 미미한 것으로 나타났다. 또, 경계효과를 고려한 경우와 그렇지 않은 경우의 등가수리전도도의 차이는 거의 없었으며 이는 대상지역에서 간극이 큰 일부의 불연속면을 통한 유동이 전체적인 지하수 유동에 크게 영향을 주기 때문인 것으로 판단되었다. 입력자료 중에서 암반의 등가수리전도도에 영향을 미치는 요소의 중요도는 불연속면의 길이, 간극, 방향의 순서로 나타났다. 대상 암반에 단층면이 존재할 경우, 등가수리전도도는 단층면에 평행한 방향의 요소는 증가하며 이에 수직인 방향의 요소는 약간 증가하다 수렴하는 경향을 보였다.openyl methyl disulfide와 (E)-propenyl methyl disulfide 또한 동결건조 양파에서 증가되어 짐을 확인하였다. 올그루밀이 가장 많았다. Niacin함량은 탑동밀이 2.81 mg%로 가장 높은 함량을 보였고, 다음으로 알찬밀, 올그루밀 순이었다. 지방산 조성은 보리와 밀에서 Cl8:2>Cl6:0>Cl8:1 순으로 보리는 전체의 90%, 밀은 92%를 차지하였다. 단일 불포화지방산은 보리가 11∼13%, 밀이 21∼27%이며, 다중불포화지방산은 보리가 57∼59%, 밀은 36∼50%로 보리가 더 많은 것으로 나타났다. PUFA/SFA 비율은 보리의 경우 2.1로 품종별로 지방산 조성에 차이를 나타내지 않은 반면 밀은 1.0∼1.9 범위로 품종별로 지방산 조성에 차이를 나타내었다. 보리와 밀의 아미노산 함량은 glutamic acid를 가장 많이 함유하는 것으로 분석되었다. 보리 품종별 필수아미노산 함량을 살펴보면 Lysine, valine, tryptophan 함량은 두산8호에서, phenylalanine 함량은 서둔찰보리에 많이 함유되어 있는 것으로 분석되었다. 밀 품종별 Iysine, isoleucine 함량은 탑동밀에서 다소 낮았다.) 보였다. 체질량지수와 비만지수는 각각 HDL-콜레스테롤과는 부의 (각 P<0.05), 적혈구수와는 정의(각 p<0.05) 상관관계를 보였다. 허리엉덩이둘레비는 혈청 GPT, glucose, MCV와 각각 유의한 정의 상관관계를 보였다(각 p<0.05). 이상의 연구결과를 종합할 때 남녀 비만 중학생 모두 총 열량 섭취량 중 지질로 인한 열량 섭취비율이 높았고 비만도가 증가할수록 콜레스테롤의

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.512-522
• /
• 2003

시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.