• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.05a
• /
• pp.111-113
• /
• 2013

멀티 코어 시스템의 보급으로 일반 시스템에서도 프로그램의 병렬 실행이 가능해지고 있다. 본 연구에서는 멀티 코어를 사용하는 단일 시스템에서 분자 동역학 코드인 LAMMPS를 대상으로 병렬 수행 성능을 확인하고 분석하여 효과적인 실행 조건을 살펴보았다. LAMMPS의 구조적인 특징과 공간 분할 방식의 사용으로 인하여 단일 시스템에서도 메시지 전달 방식에 의한 병렬 수행이 보다 효율적임을 확인할 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.208-210
• /
• 2015

임베디드 시스템에서 멀티코어 프로세스의 채택이 늘어나고 있다. 멀티코어 시스템이 태스크들을 효율적으로 병렬화하여 성능을 극대화하였는지 살펴보기 위해서는 태스크들의 스케줄링 결과를 분석하고 시각화 해주는 도구가 필요하다. 본 논문에서는 멀티코어 임베디드 시스템을 위한 태스크 스케줄링 결과 시각화 도구를 소개한다. 자원 제약이 있는 임베디드 타켓 디바이스의 부하를 줄이기 위해 스케줄링 결과는 호스트 컴퓨터에 전달되어 분석 및 시각화된다. 시각화 형태는 시스템의 전체 동작을 한 눈에 파악할 수 있게 해주는 그래프 형태와 정밀한 분석을 가능하게 해 주는 리스트 형태로 제공된다. 제시된 도구는 멀티코어 임베디드 시스템의 태스크들의 스케줄링 결과를 쉽고 정확하게 파악할 수 있게 해 주어 시스템의 성능 향상에 도움을 준다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.26 no.5
• /
• pp.11-19
• /
• 2021

In this paper, we proposed an asymmetric multi-core processor scheduling scheme which is based on the mileage of each core. We considered a big-LITTLE multi-core processor structure, which consists of low power consuming LITTLE cores with general performance and high power consuming big cores with high performance. If a task needs to be processed, the processor decides a core type (big or LITTLE) to handle the task, and then investigate the core with the shortest mileage among unoccupied cores. Then assigns the task to the core. We developed a mileage-based balancing algorithm for asymmetric multi-core assignment and showed that the proposed scheduling scheme is more cost-effective compared to the traditional scheme from a management perspective. Simulation is also conducted for the purpose of performance evaluation of our proposed algorithm.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.12
• /
• pp.968-972
• /
• 2009

The multi-core processors are being widely exploited by many high-end systems. With significant advances in processor architecture, the network band-width required on the high-end systems is increasing drastically. It is therefore highly desirable to manage multiple cores efficiently to achieve high network band-width with minimum resource requirements. Modern operating systems, however, still have significant design and optimization space to leverage the network performance over multi-core systems. In this paper, we suggest a novel networking process scheduling scheme, which decides the best processor affinity of networking processes based on the processor cache layout, communication intensiveness, and processor loads. The experimental results show that the scheduling scheme implemented in the Linux kernel can improve the network bandwidth and the effectiveness of processor utilization by 20% and 59%, respectively.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.5-8
• /
• 2011

3차원 멀티코어 프로세서는 기존의 멀티코어 프로세서에서 문제가 되던 연결망 지연시간과 전력문제를 해결할 수 있는 새로운 프로세서 설계기술이다. 하지만, 전력밀도의 증가로 인해 발생하는 열섬현상은 3차원 멀티코어 프로세서의 새로운 문제점으로 두드러지고 있다. 이러한 문제를 해결하기 위해서 동적 온도 관리 기법이 사용되지만, 동적 온도 관리 기법을 적용하면 시스템에 성능 저하가 발생하게 된다. 따라서 본 논문에서는 3차원 멀티코어 프로세서에서 문제가 되는 열섬현상을 해결하기 위해 고온의 유닛을 대상으로 동적 온도 관리 기법을 적용하고자 한다. 실험대상으로는 시스템 성능에 많은 영향을 미치고 높은 접근 때문에 고온이 발생하는 TLB 유닛을 사용하고자 한다. 특히, 시스템의 성능 저하를 줄이기 위해서 기존의 시스템보다 낮은 성능을 보이는 마이크로 TLB 구조를 적용해 보고자 한다. 성능이 낮은 구조의 경우 일반적으로 더 낮은 온도 분포를 보이며 동적 온도 관리 기법에 영향을 덜 받기 때문에 동적 온도 관리 기법만 적용한 구조보다 더 낮은 성능 저하를 보일 수 있다. 실험결과 동적 온도 관리 기법을 적용한 경우 기존의 시스템에 비해 23.4%의 성능 저하가 발생하고 마이크로 TLB 구조를 적용한 경우 27.1%의 성능 저하가 발생함을 알 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.11a
• /
• pp.457-460
• /
• 2013

서버 및 PC 시장에서의 멀티코어 프로세서의 강세는 임베디드 기기에도 이어지고 있으며 최근 이기종 멀티코어 프로세서를 탑재한 임베디드 제품들도 출시되고 있다. 태스크 스케줄러 관점에서 멀티코어 프로세서는 태스크들이 효과적으로 스케줄링 될 수 있도록 코어를 선택하고 태스크의 이주를 통해 다른 코어들과의 로드를 유지해야 한다. 그러나 현재 임베디드 기기의 태스크 스케줄러는 모든 코어에 동일한 정책을 적용함으로써 태스크의 특징에 따른 효과적인 자원관리를 못하고 있다. 본 논문에서는 코어별로 스케줄링 정책을 관리하는 기법을 적용함으로써 태스크의 특징에 따른 코어의 활용을 높일 수 있는 방안을 제시한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.66-68
• /
• 2011

낮은 오버헤드를 갖는 실시간 스케줄링 알고리즘은 멀티코어 프로세서가 임베디드 시스템에서 사용되기 위한 가장 중요한 요소 중의 하나이다. 멀티코어 환경에서 스케줄링 오버헤드는 주로 메모리 성능을 저해시키는 코어간 태스크 이동에 의해 발생한다. 본 논문에서는 시스템 이용률 면에서 최적으로 알려진 Pfair 스케줄링 알고리즘을 스케줄링 시에 태스크의 CPU 코어 할당 방식에 대해 스케줄링 오버헤드를 측정하였다. 실험 결과 동일 코어 기반 태스크 할당 방식을 도입함으로 인해서 태스크 이동 횟수를 크게 줄일 수 있음을 보여주었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.412-417
• /
• 2007

멀티 포트 네트워크 인터페이스 카드는 지원 가능한 대역폭의 합이 포트의 수에 따라서 결정된다. 따라서 I/O 버스와의 대역폭 균형을 맞출 수 있는 장점이 있다. 또한 상대적으로 저렴한 스위치 가격으로 높은 대역폭을 지원해 줄 수 있다. 이러한 이유에서 최근 멀티 포트 네트워크 인터페이스 카드는 고 가용성 서버뿐만 아니라 고성능 서버에서도 사용되기 시작하고 있다. 본 논문에서는 이러한 멀티 포트 네트워크 인터페이스 카드가 지원할 수 있는 최대 대역폭을 분석한다. 특히 최근에 등장한 멀티 코어 프로세서 서버에서 TCP/IP 성능 측정을 수행하여 멀티 코어 자원을 최대한 활용하는지를 분석한다. 분석 결과 현재 리눅스가 제공하는 인터럽트 분산 정책 및 패킷 처리 기법으로는 멀티 포트 네트워크 인터페이스 카드의 높은 대역폭 특성을 최대한 활용하기에는 부족함을 밝힌다. 또한 각 포트 별로 들어오는 네트워크 흐름의 특성이 서로 다를 때에 시스템이 그에 신속히 적응하지 못함을 측정 결과를 통해서 보인다. 이러한 측정 및 분석 결과는 멀티 코어 시스템에서 멀티 포트 NIC을 최대한 활용하기 위한 리눅스의 향상 필요성을 시사하며 그를 위한 방안을 제시할 수 있다.

• The Journal of the Korea Contents Association
• /
• v.14 no.8
• /
• pp.22-29
• /
• 2014

A lock is a general and popular way of serializing accesses to shared data in multiprocessor environments. After the mutual exclusion was first introduced in 1960s, many spinlock algorithms have been proposed and deployed to real systems such as operating systems and (transactional) database systems. In this study, we measure impacts of a lock mechanism on a database system under various CPU configurations using a high-end multicore system. For the evaluation, we use the most up-to-date version of MySQL (version 5.6) with InnoDB engine, which has been substantially re-architected to improve scalability on multicore machines. We changed the original spinlock function of InnoDB to evaluate various spinlock mechanisms on multicore machines.

• Journal of Satellite, Information and Communications
• /
• v.9 no.4
• /
• pp.73-76
• /
• 2014

With the increasing popularity of multi-core processors, they have been adopted even in embedded systems. Under this circumstance many multimedia applications can be parallelized on multi-core platforms because they usually require heavy computations and extensive memory accesses. This paper proposes an efficient thread-level parallel implementation for color space conversion on multi-core CPU. Thread-level parallelism has been becoming very useful parallel processing paradigm especially on shared memory computing systems. In this work, it is exploited by allocating different input pixels to each thread for concurrent loop executions. For the performance evaluation, this paper evaluate the performace improvements for color conversion on multi-core processors based on the processing speed comparison between its serial implementation and parallel ones. The results shows that thread-level parallel implementations show the overall similar ratios of performance improvements regardless of different multi-cores.