• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.95-98
• /
• 1998

In this paper, we propose a cell scheduling algorithm for ABR traffic in ATM multiplexer. Proposed Algorithm can support ABR service more efficiently than existing WRR and DWRR algorithm. We evaluate the performances of proposed algorithm through computer simulation. Also, we model the VBR and the ABR traffics as ON/OFF source, and the CBR traffic as a Poisson source. And the simulation shows that proposed algorithm better performance over other cell scheduling algorithm in tem of mean cell delay time.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 1999년도 High Temperature Superconductivity Vol.IX
• /
• pp.33-33
• /
• 1999

• 전자공학회논문지A
• /
• 제32A권10호
• /
• pp.93-101
• /
• 1995

The evaluation of the logic capability and the library generation method of the multiplexor-based logic module is described. Optimizing logic module for silicon area and logic capability is essential to build a efficient FPGAs(Field-Programmable Gate Arrays). Because the multiplexor-based logic module can implement a large number of functions, it presents difficulties for library-based approaches. However, the logic functions of the logic module can be significantly reduced by lmiting the number of variables and sum-of-products and by removing same functions with different variable ordering using algorithm presented in this paper.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 2004년도 하계종합학술발표회논문초록집
• /
• pp.304-304
• /
• 2004

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.287-290
• /
• 1999

In the transmitter of optical fiber transmission systems, a time-division multiplexer combines several parallel data streams into a single data stream with a high bit rate. In this paper, we design a 2:1 (2-channels) time-division multiplexer using SiGe HBT with emitter size of 2$\times$8${\mu}{\textrm}{m}$$^2$. The operation speed is 10Gbps, the rise and fall times of 20-80% are 34ps and 35ps, respectively and the dissipation of power is 0.86W.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (B)
• /
• pp.307-309
• /
• 2001

진화 하드웨어(Evolvable Hardware: EHW)는 환경에 적응하여 스스로 하드웨어 구성을 변경할 수 있어서 근래에 많은 관심을 모으고 있는 분야이다. EHW는 목표 하드웨어를 탐색하기 위해 일반적으로 진화 알고리즘을 사용하는데, 진화 알고리즘은 하나의 목표 하드웨어 탐색 기능만을 수행한다. 본 논문에서는 종분화(Speciation) 알고리즘을 EHW에 적용하여 더욱 다양한 회로들을 얻을 수 있음을 보인다. 종분화 알고리즘은 동시에 여러 종의 해를 발견하게 해주고, 기존 진환 알고리즘에 비해 후반 탐색범위도 넓게 유지된다. 이를 6멀티플렉서의 진화에 적용한 결과, 다양한 품종의 하드웨어를 동시에 얻었고, 기존 진화 알고리즘에 비해 35%정도 빠른 세대에 해를 발견할 수 있었다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국지능시스템학회 2008년도 춘계학술대회 학술발표회 논문집
• /
• pp.294-298
• /
• 2008

이메본 논문은 GP 트리의 노드포화도를 제어함으로써 트리의 구조공간에서 효율적인 개체 분포를 유도하는 GP 진화연산자를 제안한다. 특정 영역으로의 트리 개체의 분포가 성능에 미치는 영향을 검증하고 진화과정에서 나타나는 군집내의 개체 다양성과의 관계를 분석한다. 제안된 진화연산자를 회귀다항식, 멀티플렉서, 짝수 패리티의 3가지 벤치마크 문제에 대해서 실험을 하였고, 표준 GP 연산자와 비교하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1996년도 추계학술대회 학술발표 논문집
• /
• pp.215-218
• /
• 1996

ATM망은 실제로 이용 가능한 대역폭 이상을 할당하는 통계적 다중화(statistical multiplexing) 기법을 사용하므로 망을 통한 트래픽 흐름을 적절히 관리하지 못하면 혼잡(congestion), 셀 손실, 망의 성능 저하 등을 야기하게 된다. 이러한 상황을 예방하고 셀의 도착 시간 버스트(burstiness)를 줄이며 셀 손실 특성을 개선하여 망의 성능을 증가시키기 위하여, 트래픽의 형태 제어 방법을 제안한다. 트래픽 형태 제어 파라미터 값의 역전파 신경망을 적용하여 예측되며, 이 예측된 값들에 의해 형태 제어 방법을 수행한다. 제안된 형태 제어 기법의 성능은 Poisson 트래픽 입력에 대한 컴퓨터 시뮬레이션에 의해 얻어지며, 멀티플렉서에서의 최대 버퍼 크기를 측정하여 성능을 평가하였다.

• 한국전자파학회논문지
• /
• 제14권5호
• /
• pp.506-512
• /
• 2003

위성 중계기의 무게와 부피를 최소화 하기 위하여 출력 멀티플렉서는 매니폴드(manifold) 형태로 많이 설계한다. 매니폴드 형태의 출력 멀티플렉서의 정확한 성능을 구현하기 위해서는 이에 사용하는 각각의 채널 필터는 단일 종단으로 설계하여야 한다. 본 논문에서는 필터의 전달 함수로부터 orthogonal projection 및 행렬의 평면회전(plane rotation)을 이용하여 6차 단일종단 이중모드 필터의 회로망 파라미터인 입출력 저항 및 결합 행렬을 구할 수 있는 합성 방법에 대하여 설명하였다. 특히 평면 회전 과정에서의 회전 행렬의 피벗 및 회전각을 제시하여 구현 가능한 결합 계수를 용이하게 얻을 수 있도록 하였다. 두 개의 서로 다른 구조를 갖는 필터에 대하여 동일한 전달 함수로부터 각각의 회로망 파라미터를 추출하였다. 본 논문에서 서술한 단일종단 필터의 회로망 파라미터 추출법은 다른 차수의 필터에도 적용이 가능하다.

• 한국정보처리학회논문지
• /
• 제4권1호
• /
• pp.67-75
• /
• 1997

본 논문은 프로세서와 기억장치 모듈 사이에 다중의 연결경로를 갖는 가상병렬 다단계 상호 연결 네트워크에 대해 서술하고 있다. 제안된 가상병렬 MIN 네트워크는 입력 스위칭 블럭에 $m{\times}1$ 멀티플렉서와 출력 스위칭 블럭에 $1{\times}m$디멀티플렉서를 그 리고 logN-1 단의 스위칭단을 사용하여 프로세서와 기억장치 모듈 사이에 최대 $2{\times}m$개의 독립된 연결경로를 갖고 있다. MIN 네트워크는 다중의 중복된 연결경로를 갖고 있기 때문에 다수의 프로세서들은 동시에 서로 다른경로를 통해 특정의 출력포트에 연결될 수 있다. 또한 새로운 가상-병렬구조의 MIN 네트워크는 스위칭 블럭에서 패킷 충돌의 가능성을 줄일 수 있으며 제안된 MIN 네트워크를 Passthrough ratio, 신뢰도 와 가격의 측면에서 MBSF 구조의 MIN 네트워크와 비교하였다. 가상-병렬구조의 MIN 네트워크는 MBSF 구조의 MIN에 비해 성능이 개선되었으며 매우 간단한 구조로 이루어 졌음을 확인하였다.