• 한국정보전자통신기술학회논문지
• /
• 제14권3호
• /
• pp.208-214
• /
• 2021

최근 많은 지능형 보안 시나리오 및 범죄수사에서는 사진이 아닌 얼굴 영상과 다수의 정면 사진과의 매칭을 요구한다. 기존의 얼굴 인식 시스템은 이러한 요구를 충분히 충족시킬 수 없다. 본 논문에서는 동일 인물의 스케치와 사진 간의 양식 차이를 줄임으로써, 이질적 얼굴 인식 시스템의 성능을 향상시키는 알고리즘을 제안한다. 제안하는 알고리즘은 텍스처 기술자들(그레이 레벨 동시 발생 행렬, 멀티스케일 지역 이진 패턴)을 통하여 영상의 텍스처 특징들을 각각 추출하고, 이를 바탕으로 고유특징 정규화 및 추출기법을 통해 변환 행렬을 생성하게 된다. 이렇게 생성된 벡터들 간 계산된 스코어 값은 스코어 정규화 방식들을 통하여 최종적으로 스케치 영상의 신원을 인식하게 된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 추계학술발표대회
• /
• pp.96-99
• /
• 2008

본 논문은 의료 영상을 효과적으로 분류하고 검색 하기 위한 새로운 알고리즘을 제안한다. 의료 영상 중 X-Ray 영상은 어두운 배경에 반해 밝은 전경을 갖고 있기 때문에, 전경의 두드러진 부분에서만 시각 기술자로 추출한다. 우선, 색 구조 기술자(H-CSD)에서 해리스 코너 검출기로 검출한 관심 포인트들에서 색상 특징을 추출하고, 경계선 히스토그램 기술자에서 영상의 전역 및 지역적 질감 특징을 추출한다. 추출된 특징 벡터는 멀티클래스 SVM 에 적용되어 각 영상을 위한 멤버십 스코어를 얻는다. 이후, H-CSD와 EHD 에 대한 SVM 의 멤버십 스코어를 앙상블 결합하여 하나의 특징 벡터로 생성하고, K-nearest Neighborhood 방법을 이용하여 상위-K 개의 영상을 검색을 하도록 하였다. imageCLEFmed2007 을 이용한 실험 결과에서 다른 전역적 속성 또는 분류 기반 검색 방법에 비교하여 보다 개선된 검색 성능을 나타냄을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권1호
• /
• pp.1-10
• /
• 2012

프로세서는 더 이상 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 멀티프로세서로 기술 발전이 이루어지고 있다. 최근 2, 4, 8개의 프로세서 코어를 넘어 64, 128개 이상의 프로세서를 집적한 대규모 데이터 처리용 고성능 프로세서들이 개발되고 있다. 본 논문에서는 기타의 음 합성을 위한 최적의 매니코어 프로세서 구조를 제안한다. 기존의 연구에서는 하나의 기타 현에 하나의 프로세싱 엘리먼트(processing element, PE)를 할당하여 음을 합성하였으나, 본 논문은 하나의 기타 현에 여러 개의 PE를 할당하고 각각의 경우에 대해 시스템 성능, 시스템 면적 효율 및 에너지 효율을 평가하였다. 샘플링율이 44.1kHz, 양자화 비트 16인 기타 음을 사용하여 모의 실험한 결과, 시스템 면적 효율은 PE 수가 24개, 에너지 효율은 PE 수가 96개일 때 각각 최적의 효율을 보였다. 또한, 최적의 매니코어 프로세서를 이용하여 합성한 결과 합성음은 원음과 스펙트럼에서 매우 유사하였다. 더불어, 음 합성에 가장 많이 사용되는 TI TMS320C6416보다 시스템 면적에서 1,235배, 에너지 효율에서 22배의 향상을 보였다.

• 디지털융복합연구
• /
• 제13권8호
• /
• pp.245-251
• /
• 2015

디지털 사이니지 시스템이 윈도우 OS에 장착 된 PC에서 작동 될 경우, 구현 가격이 매우 높다. 이러한 문제점을 해소하고자, 최신 스마트폰에 활용되는 ARM Coretex계열의 멀티코어 프로세서가 탑재된 안드로이드 OS 플랫폼 기반의 저전력 저가격의 디지털 사이니지 시스템과, 원격제어기술을 응용하여 어디서나 광고단말기를 원격제어하고 원격콘텐츠를 관리할 수 있는 융복합형 웹서버 기반의 원격 콘텐츠 관리용 서버프로그램을 개발하였다. 구현된 시스템은 디스플레이를 포함한 일체화된 디지털 사이니지 시스템으로, 저전력 모바일 플랫폼을 최적화한 하드웨어 인터페이스로 설계 구현되었고, 상황정보센서를 이용하여 조도, 온도, 날씨, GPS등의 주변상황 정보를 습득한 서비스 융합형 모델을 구현하는 구조로 설계 구현되었다. 또한 콘텐츠 자동생성 모듈은 컨텐츠 사용자에게 전용 저작 도구와 SMIL 기반의 자동으로 가동되도록 프레임 워크에 의해 규정된 컨텐츠를 제공하고, 사용자 정보 데이터베이스에 저장된 사용자 정보를 참조하여 사용자별 맞춤형 SMIL 컨텐츠를 생성해주는 융복합형 기능이 구현되었다. 개발된 디지털 사이니지 시스템은 기존 윈도우 OS 환경 대비 50% 이상의 소비전력 저감과 16포인트 멀티터치 기능을 구현하였고 상용화를 위한 기본 환경시험성능을 모두 만족하였다.

• 대한전자공학회논문지TC
• /
• 제42권6호
• /
• pp.9-16
• /
• 2005

본 논문에서는 액세스 망 인터페이스로 EPON 정합을 기본으로 하는 홈 네트워크에서 방송 서비스와 IP 데이터 서비스를 융합하는 것에 초점을 두고자 한다. 본 논문에서는 액세스 망에서는 오버레이 전송 방법을 이용하고 홈 네트워크에서는 멀티캐스트 그룹 관리 프로토콜인 IGMP와 IGMP 스누핑 기능을 이용함으로써 액세스 망에서뿐만 아니라 댁내에서도 방송 서비스와 데이터 서비스를 융합시킬 수 있는 새로운 구조를 제안한다. 또한, 홈 게이트웨이를 통해 댁내 방송 서비스를 지원하기 위한 일련의 방법 및 절차에 대하여 설명한다. 본 논문에서 제안하고자 하는 방법은 다음의 3 가지로 구성되어 있다. I) 방송신호와 인터넷 데이터의 오버레이 전송 모델, ii) 다중 튜너 시스템을 이용하는 튜너/변화 모듈에서 특정 방송 채널을 선택하고 선택된 방송 스트림을 IP 멀티캐스트 패킷으로의 변환, iii) 변환된 IP 멀티캐스트 패킷을 L2 이더넷 홈 게이트웨이의 코어 모듈인 L2 이더넷 스위치로 보내고 IGMP 스누핑 기능을 이용하여 L2 멀티캐스트 처리 방법에 의하여 목적지 포트로의 전송.

• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1486-1491
• /
• 2017

본 논문에서는 최근 급격히 증가하고 있는 대용량 고화질 멀티미디어 스트리밍 서비스의 품질을 개선하고 코어 네트워크의 트래픽 부담을 경감시킬 수 있는 무선 근거리 네트워크 (wireless local area network: WLAN) 기반의 캐싱 기법을 제안하다. 제안하는 캐싱 방식은 WLAN용 AP에 탑재된 저장 장치에 멀티미디어를 저장한 후 클라이언트의 스트리밍 요청에 따라 인터넷망과의 연결 없이 독자적인 스트리밍 서비스를 제공한다. 실제 상용망을 기반으로 시험망을 구축하여 초당 프레임수와 버퍼링 시간 관점에서 제안 방식의 성능을 측정하였다. 성능 분석 결과에 따르면, 제안하는 캐싱 방식은 기존의 스트리밍 방식 대비 평균 버퍼링 시간을 73.3% 감소시킬 수 있으며, 평균 FPS를 약 71.3% 향상시킬 수 있는 것으로 나타났다.

• 한국정보과학회논문지:정보통신
• /
• 제29권5호
• /
• pp.583-594
• /
• 2002

원격회의나 소프트웨어 배포 등 다양한 멀티캐스팅 응용 서비스의 보안을 위해서는 정당한 멤버들만이 비밀리에 그룹키를 공유하여야 한다. 특히 그룹의 규모가 크고 멤버의 변동이 빈번한 경우에는 확장성을 위하여 효율적으로 그룹키를 갱신할 수 있어야 하는데, 확장성 있는 키 갱신을 위한 한가지 방편으로서 서브 그룹 구조를 사용한다. 본 논문에서는 서브 그룹 관리자를 그룹 멤버와 분리시킨 DEP 구조와 다중 코어를 갖는 멀티캐스트 프로토콜인 CBT를 접목한 2계층 관리 방식을 제안하고, 제안한 구조에 적합한 서브 그룹키 관리 프로토콜을 선정하였으며, 서브 그룹 관리자를 그룹 통신으로부터 배제하기 위한 키 갱신 프로토콜을 설계하였다. 이것은 기존의 CBT에 기반한 키관리 프로토콜에 비하여 forward secrecy와 backward secrecy 및 확장성을 제공한다. 또한, 2계층 관리 구조를 갖도록 함으로써 DEP에 비하여 키 갱신 메시지의 암.복호화 수를 줄였으며, 키 관리의 효율성을 높이고 그룹 관리자가 유지해야 하는 그룹 멤버에 대한 정보량을 감소시켰다.

• 한국전자통신학회논문지
• /
• 제12권5호
• /
• pp.817-828
• /
• 2017

단일 스트림 기준으로 10Gbps에 달하는 데이터 처리를 수행하는 시스템은 매우 제한적이고, 그에 관한 애플리케이션 역시 극소수에 불과한 실정이다. 하지만 이러한 시스템은 물리, 천문 등 과학연구 분야에서 더욱 그 중요성이 부각되고 있으며, 업그레이드 된 성능을 요구하고 있다. 이를 위해 해당 분야의 중소기업 지원을 위해 1년 전 10Gbps 수준으로 네트워크 입력되는 고속의 패킷 수신, 저장을 수행하는 초고속 스토리지가 개발되었다. 하지만 실제 연구 현장에서 사용되기 위해서는 객관화된 성능 평가가 수반되어야 하며 최적화가 이뤄져야 한다. 본 논문에서는 이에 필요한 시스템 환경을 구축한 것을 시작으로 객관화된 성능 지표를 얻기 위한 실험 과정 및 방법론에 대해 논의하였다.

• 한국자동차공학회논문집
• /
• 제24권2호
• /
• pp.127-136
• /
• 2016

The camera based object detection systems should satisfy the recognition performance as well as real-time constraints. Particularly, in safety-critical systems such as Autonomous Emergency Braking (AEB), the real-time constraints significantly affects the system performance. Recently, multi-core processors and system-on-chip technologies are widely used to accelerate the object detection algorithm by distributing computational loads. However, due to the advanced hardware, the complexity of system architecture is increased even though additional hardwares improve the real-time performance. The increased complexity also cause difficulty in migration of existing algorithms and development of new algorithms. In this paper, to improve real-time performance and design complexity, a task scheduling strategy is proposed for visual object tracking systems. The real-time performance of the vision algorithm is increased by applying pipelining to task scheduling in a multi-core processor. Finally, the proposed task scheduling algorithm is applied to crosswalk detection and tracking system to prove the effectiveness of the proposed strategy.

• 전기학회논문지
• /
• 제61권10호
• /
• pp.1502-1507
• /
• 2012

In order to overcome the hardware complexity and power consumption problems, recently the multi-core architecture has been prevalent. For hardware simplicity, usually RISC processor is adopted as the unit core processor. However, if the performance of unit core processor is enhanced, the overall performance of the multi-core processor architecture can be further increased. In this paper, out-of-order superscalar processor is utilized for the multi-core processor architecture. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed for the out-of-order superscalar cores between 2 and 16 extensively. As a result, the 16-core out-of-order superscalar processor for the window size of 16 resulted in 17.4 times speed up over the single-core out-of-order superscalar processor, and 50 times speed up over the single core RISC processor. When compared for the same number of cores on the average, the multi-core out-of-order superscalar processor performance achieved 3.2 times speed up over the multi-core RISC processor and 1.6 times speed up over the multi-core in-order superscalar processor.