• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.9
• /
• pp.26-32
• /
• 2008

The conventional shared bus architecture is capable of processing only one data transaction in same time. In this paper, we propose the NAWM (No Arbitration Wild Master) bus architecture that is capable of processing several data transactions in same time. After designing the master and the slave wrappers of NAWM bus architecture about AMBA system, we confirm that most of IPs of AMBA system can be a lied without modification and the added timing delay can be neglected. from simulation we deduce that more than 50% parallel processing is possible when several masters initiate slaves in NAWM bus architecture.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.10
• /
• pp.2261-2266
• /
• 2012

The general bus system architecture consists of masters, slaves, arbiter, decoder and so on in shared bus. As several masters can't use a bus concurrently, arbiter plays an role in bus arbitration. In compliance with the selection of arbitration method, The efficiency of bus usage can be determined. Fixed Priority, Round-Robin, TDMA, Lottery arbitration are studied in conventional arbitration method. In this paper, we draw the performance analysis of Fixed Priority, Round Robin, TDMA and Lottery bus arbitration policies due to the data traffic concentration and propose the methods of performance improvement.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.288-290
• /
• 2014

In this paper, Escape and BTA(Bus Turn Around) modes of master bridge IC are implemented, which supports MIPI(Mobile Industry Processor Interface) DSI(Display Serial Interface) standard. MIPI DSI master bridge IC sends RGB data and various commands to display module(slave) in order to test it. The Escape mode is designed to implement LPDT, ULPS and trigger message transmissions. The BTA mode is designed to obtain various status information from slave in reverse direction. Functional simulation results show that the designed Escape and BTA modes work correctly for various conditions defined in MIPI DSI standard.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.573-574
• /
• 2009

열차 통신의 목적은 분산 제어 시스템에서 빠르고 정확한 데이터 교환에 있다. 이를 위하여 개발되고 1999년 IEC와 IEEE에 의해 국제 규격으로 승인된 TCN(Train Communication Network)은 차량간 통신 버스인 WTB(Wired Train Bus)와 차량내 통신 버스인 MVB(Multifunction Vehicle Bus)의 이중 계층 구조로 구성되며 TCN의 데이터 서비스는 프로세스 데이터, 메시지 데이터, 관리용 데이터의 세가지 데이터 서비스로 구분된다. MVB는 전송 가능한 데이터 서비스에 따라 디바이스의 클래스가 나눠지게 된다. 본 논문에서는 MVB에서 버스 마스터의 프레임에 따라 데이터를 보낼 수 있는 슬레이브 컨트롤러의 구성과 시뮬레이션을 통해 구현된 장치의 기능이 국제 표준의 제안사항들을 따르고 있는 지 증명한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10b
• /
• pp.1593-1596
• /
• 2001

블루투스는 1 개의 마스터와 최대 7 개의 슬레이브로 구성되는 피코넷과 다수의 피코넷으로 구성되는 스캐터넷의 형성이 가능하여 이를 이용한 ad hoc PAN 네트워킹에 대한 연구가 시작되고 있다. 본 논문은 블루투스 피코넷에서의 ad hoc 네트워킹을 위한 GloMoSim 기반 시뮬레이터를 이용하여 ad hoc 라우팅 알고리즘을 피코넷에 적용한 시뮬레이션 결과에 관한 것이다 ad hoc 라우팅 알고리즘으로는 AODV와 DSR을 사용하였으며, 피코넷을 이루는 슬레이브의 개수를 1 개에서 7개까지 변화시면서 마스터-슬레이브와 슬레이브-슬레이브 간의 데이터 전송에 대한 성능을 평가 하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.411-414
• /
• 2010

본 논문은 비디오 처리를 위한 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 arbiter에 의해 제어되며 이것은 메모리 억세스를 요구하는 모듈들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 버스를 사용하기 위한 승인을 받기 위해서 마스터와 신호를 주고 받는 MAU블록, grant 신호를 디코딩하고 컨트롤 신호의 상태를 정의한 arbiter 블록, SDRAM의 ac parameter를 저장하고 bank의 준비 여부, read/write 가능 여부, precharge와 refresh의 가능 여부를 확인하여 system과 read/write가 준비되었다는 신호를 출력, SDRAM의 실질적인 입력신호를 생성하는 memory accelerator 블록, 생성된 입력신호를 저장하고 마스터에서 직접 write data를 입력 받는 memory I/F 블록으로 구성된다. 이 메모리 제어기는 174.28MHz의 주파수로 동작하였다. 본 설계는 VHDL을 이용하여 설계되었고, ALTERA의 Quartus II를 이용하여 합성하였다. 또한 ModelSim을 이용하여 설계된 회로를 검증하였다. 구현된 하드웨어는 StatixIII EP3SE80F1152C2 칩을 사용하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.05a
• /
• pp.555-558
• /
• 2011

최근 차량의 멀티미디어 장치들이 증가하면서 이 장치들을 네트워크로 연결하여 멀티미디어 데이터를 송 수신해서 사용할 수 있는 MOST 네트워크를 적용한 차량들이 늘어나고 있다. 본 논문에서는 MOST 네트워크를 적용한 장치들을 제어하기 위한 HMI를 구현하는 방법에 대하여 연구하였다. MOST는 네트워크 전체를 관리하는 하나의 마스터와 하나 이상의 슬레이브 장치들로 구성된다. 또한 MOST 네트워크에 연결된 장치를 제어하는 컨트롤 인터페이스가 있는데 이를 HMI라고 한다. 일반적으로 HMI는 마스터 역할을 하면서 네트워크의 각 각 장치들을 제어한다. 멀티미디어 장치 중 차량에서 일반적으로 많이 사용되는 장치가 오디오 장치이며 MOST 네트워크에서 사용되는 대표적인 장치이기도 하다. 본 논문에서는 MOST 네트워크의 대표적인 장치인 오디오 장치를 제어하는 HMI 인터페이스 프로그램을 구현하였으며, MOST 오디오 장치를 네트워크로 연결하여 구현한 프로그램을 테스트한 결과 정상적으로 동작함을 확인하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06b
• /
• pp.70-72
• /
• 2006

디지털 TV 방송의 시작과 함께 온갖 종류의 정보를 쌍방향으로 전달할 수 있는 데이터 방송이 가능해졌다. 그 중 연동형 데이터 방송은 방송 프로그램을 전송하면서 그 프로그램과 관련된 데이터를 같이 제공하는 서비스이다. 본 논문에서는 TV 방송을 보면서 퀴즈 자막을 내보내고, 리모콘을 통해 즉각적인 정답확인이 가능한 데이터 방송 애플리케이션 Xlet을 개발하였다. 더불어 자막으로 내보내지는 퀴즈의 내용 및 유형 등을 제어하는 퀴즈 자막 편집기를 구현하였다. 프로그램 PD는 퀴즈 자막 편집기를 통해 퀴즈의 유형과 내용, 글자의 크기와 색상, 자막이 나가는 시간등을 선택하고. 제어된 내용을 파일에 저장할 수 있다. 실제 TV상의 에뮬레이터나 PC상의 에뮬레이터에서 데이터 방송 마스터 프로그램을 실행시키면 방송이 시작된다. 이 때 편집기를 통해 만들어진 파일의 내용을 읽어와 PD가 지정한 내용과 시간에 퀴즈를 내보내게 된다. 이것을 보는 시청자는 리모콘으로 답을 입력하고 그 에 대한 정답 여부를 확인할 수 있도록 한다.

• Journal of Korean Society of Transportation
• /
• v.29 no.3
• /
• pp.41-48
• /
• 2011

In order to detect driver's state in a driver safety system, both overt and covert measures such as driving performance, visual attention, physiological arousal and traffic situation should be collected and interpreted in the driving context. In this paper, we suggest a vehicle monitoring system that provides multimodal information on a broad set of measures simultaneously collected from multiple domains including driver, vehicle and road environment using an elaborate timer equipped as a soft synchronization mechanism. Using a master timer that records key values from various modules with the same master time of short and precise interval, the monitoring system provides more accurate context awareness through synchronized data at any given time. This paper also discusses the data collected from nine young drivers performing a cognitive secondary task through this system while driving.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.05a
• /
• pp.712-713
• /
• 2011

In this paper, the AMBA AXI slave unit that can verify the pipelined arithmetic unit is proposed and the 2-stage 16-bit pipelined multiplier is introduced as design example. The proposed AXI slave unit consists of input buffer block memory, control registers, pipelined arithmetic unit, control unit, output buffer block memory, and AXI slave interface unit. The main operational procedures are divided into the following steps, such as burst-mode input data loading for the input buffer memory, programming of control registers, arithmetic operations for block data in the input buffer memory, and burst-mode output data unloading from output buffer memory to host processor. Because the proposed AXI slave unit is general structure, it can be efficiently applicable to AMBA AXI and AHB slave unit with pipelined arithmetic unit.