• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.460-460
• /
• 2010

단결정 수정은 높은 자외선(UV) 투과성, 화학정 내성, 압전성 등의 특성을 가지고 있으며, 이로 인해 UV 나노임프린트 리소그래피의 스탬프, 광학 리소그래피의 마스크, MEMS 능동소자 등의 다양한 분야에 응용되고 있다. 단결정 수정의 응용분야를 넓히기 위해서 수정과 수정을 접합하는 것은 매우 유용하다. 수정과 수정의 접합은 무결정 유리, 금속등의 중간층을 이용한 접합이 소개되었으나, 접합 시 접합 계면의 평평도가 낮아 지거나, 중간 금속층의 내화학성이 낮은 단점이 있다[1,2]. 이를 극복하기 위해 중간층을 사용하지 않고, 습식 화학적 에칭을 통한 수정-수정의 직접 접합 방법이 소개되었다[3]. 이 방법은 UV 투과성과 내화학성이 높은 접합을 형성할 수 있으나 500도씨 이상의 고온의 어닐링이 필요한 단점이 있다. 본 연구에서는 플라즈마를 이용하여 저온(200도씨)에서 수정-수정의 직접 접합을 형성하였다. 플라즈마 처리를 통해 수정-수정 직접 접합의 접합 강도가 향상되는 것을 확인하였다. 플라즈마 시간과 수정의 표면 거칠기가 접합 강도에 미치는 영향을 분석하였다. 이 방법을 이용하여 나노 임프린트 리소그래피용 스탬프를 제작하였으며, 성공적으로 나노임프린트를 수행하였다. 이 방법은 MEMS 능동 소자 제작, UV 나노임프린트 리소그래피 스탬프 등 다층 수정구조 제작에 등에 응용될 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.233-233
• /
• 2013

유기물/무기물 나노복합체를 이용하여 제작한 비휘발성 메모리 소자는 간단한 공정과 플렉서블 기기 응용 가능성 때문에 많은 연구가 진행되고 있다. 다양한 나노입자를 포함한 고분자 박막에 대한 연구는 많이 진행되었지만, 비휘발성 메모리소자에서 CdSe/InP 나노입자를 사용한 나노복합체의 전기적 안정성과 동작 메커니즘에 대한연구는 미흡하다. 본 연구는 CdSe/InP 코어/쉘 나노입자가 poly (N-vinylcarbazole) (PVK) 박막에 분산되어 있는 나노복합체를 이용하여 메모리 소자를 제작하여 전기적 특성과 안정성을 관찰 하였다. 소자 제작을 위해PVK 고분자를 용매인 클로로벤젠에 용해한 후, 헥산에 안정화 되어있는 CdSe/InP 나노입자를 초음파 교반기를 사용하여 고르게 섞었다. Indium-tin-oxide (ITO)가 증착한 유리 기판을 화학물질로 세척한 후 기판 위에 CdSe/InP 나노입자와 절연성 고분자인 PVK가 혼합된 용액을 스핀코팅 방법으로 도포하여 나노입자가 포함된 고분자 박막층을 형성하여 저항 변화층으로 사용하였다. 형성된 박막 위에 마스크를 사용하여 Al 상부전극을 고진공에서 열 증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 소자의 전류-전압(I-V) 특성을 측정한 결과 동일전압에서 전도도가 좋은 상태 (ON)와 좋지 않은 상태 (OFF)인 두 개의 상태상 존재한다는 것을 확인하였고, CdSe/InP인 나노입자가 포함된 소자와 포함되지 않은 소자의 전기적 특성을 비교 분석하였다. 두 상태의 안정성을 ON 또는OFF 상태의 스트레스를 측정하여 두 상태의 안정성을 확인하였고, 실험결과를 바탕으로 메모리 소자의 동작 메커니즘을 기술하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.393-398
• /
• 2005

본 논문에서는 ART2 기반 자가 생성 지도 학습 알고리즘을 이용한 운송 컨테이너 식별자 인식 시스템을 제안한다. 일반적으로 운송 컨테이너의 식별자들은 글자의 색이 검정색 또는 흰색으로 이루어져 있는 특징이 있다. 이러한 특성을 고려하여 원 컨테이너 영상에 대해 검은색과 흰색을 제외한 모든 부분을 잡음으로 처리하기 위해 퍼지를 이용한 잡은 판단 방법을 적용하여 식별자 영역과 잡음을 구별한다. 식별자 영역을 제외한 잡음 영역을 전체 영상의 평균 픽셀값으로 대체시킨다. 그리고 Sobel 마스크를 이용하여 에지를 검출하고, 추출된 에지를 이용하여 수직 블록과 수평 블록을 검출하여 컨테이너의 식별자 영역을 추출하고 이진화한다. 이진화된 식별자 영역에 대해 검정색의 빈도수를 이용하여 흰바탕과 민바탕을 구분하고 8방향 윤곽선 추적 알고리즘을 적용하여 개별 식별자를 추출한다. 개별 식별자 인식을 위해 ART2 기반 자가 생성 지도 학습 알고리즘은 입력층과 은닉층 사이에 ART2를 적용하여 은닉층의 노드를 생성하고, 은닉층과 출력층 사이에 일반화된 델타 학습 방법과 Delta-bar-Delta 알고리즘을 적용하여 학습 성능을 개선한다. 실제 컨테이너 영상을 대상으로 실험한 결과, 기존의 식별자 추출 방법보다 제안된 식별자 추출 방법이 개선되었다. 그리고 기존의 식별자 인식 알고리즘보다 제안된 ART2 기반 자가 생성 지도 학습 알고리즘이 식별자의 학습 및 인식에 있어서 우수한 성능이 있음을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.416-417
• /
• 2013

최근 질화물계 발광다이오드(light emitting diode, LED) 소자는 핸드폰, 스마트 TV 등의 디스플레이 분야와 실내외조명, 감성조명, 특수조명 등의 조명분야에 그 응용분야가 급속히 확대되고 있다. 이러한 LED 소자는 에너지 절감과 친환경에 장점을 가지고, 가까운 미래에 조명시장을 대체할 것으로 예상된다. 이를 만족하기 위해서는 현재보다 더 높은 효율을 갖는 LED 개발이 요구되어지고 있는 상황이다. 일반적으로 질화물계 LED 소자의 효율은 내부양자 효율, 광추출 효율 등으로 나타낼 수 있다. 내부 양자효율은 성장된 결정의 질의 개선 및 다층의 이종접합 또는 다중양자우물 구조와 같이 활성층의 캐리어 농도를 높이는 접합구조로 설계되어 80% 이상의 효율을 나타낸다. 그러나 광추출 효율은 이에 미치지 못하고 있다. 이는 반도체 재료의 높은 굴절률로 인하여 빛이 외부로 탈출하지 못하고 내부로 반사되거나 물질 안에서 흡수가 일어나기 때문이다. 따라서 이러한 문제를 해결하기 위해 많은 연구 그룹들은, 표면에 패턴 형성하여 빛의 전반사를 줄여 그 효율을 올리는 연구결과를 보고하고 있다. 대표적인 방법으로는 wet etching, 전자빔 리소그라피, 나노임프린트 리소그라피, 레이저 홀로 리그라피, 나노스피어 리소그라피 등이 사용되고 있다. 이 중, 나노스피어 리소그라피는 폴리스틸렌 혹은 실리카 등과 같은 나노 크기의 bead를 사용하여 반도체 기판 표면에 단일층으로 고르게 코팅한 마스크로 사용하여 패턴을 주는 방법이다. 이 방법의 장점으로는 대면적에 균일한 패턴을 형성할 수 있고, 공정비용이 저렴하여 양산하기에 적합하다는 특징이 있다. 나노스피어 리소그라피를 통해서 표면에 생성된 패턴 모양의 각도에 따라서, 식각되는 깊이에 변화에 따라 실험한 결과들은 있지만, 아직까지 크기가 다른 나노입자들의 마스크 이용하여 형성된 패턴 밀도에 따른 광 추출 효과에 대한 연구가 많이 미흡하다. 따라서 본 연구에서는 다양한 크기의 실리카로 패턴을 형성시켜 패턴 밀도에 대한 광추출 효율의 효과에 대해서 조사하였다. 실험 방법으론, DI, 에탄올, TEOS, 암모니아의 순서대로 그 혼합 비율을 조정하여 100, 250, 500 nm 크기의 나노입자를 합성하였고 이것을 질화물계 LED의 표면 위에 단일층으로 스핀코팅 방법을 통해 코팅을 하였다. 그 후 ICP-RIE 방법으로 필라 패턴을 형성하였는데, 그 결과 100 nm SiO2 입자를 이용한 경우 $4.5{\times}10^9$/$cm^2$, 250 nm의 경우 $1.4{\times}10^9$/$cm^2$, 500 nm의 경우 $0.4{\times}10^9$/$cm^2$의 패턴의 밀도를 보여주었다(Fig. 1). 패턴의 밀도에 따라 전계광학적 특성을 확인하여 보았는데, 그 결과는 평평한 표면과 비교하였을 때 100 nm에서 383%, 250 nm에서는 320%, 500 nm에서는 244% 상승하는 결과를 보여주었다(Fig. 2). 이번 실험을 통해서 LED의 광추출 효율은 표면 모양과 깊이 뿐 아니라 밀도가 커질수록 그 효율이 올라간다는 사실을 알 수 있었다.

• Journal of Sensor Science and Technology
• /
• v.8 no.1
• /
• pp.32-37
• /
• 1999

A capacitance-type humidity sensor with mesa structure in which porous silicon layer is used as humidity-sensing material is developed and its humidity sensing properties are measured. This sensor has a structure where two electrodes are set on the up-side of the wafer against the past typical structure having these electrodes on the up and down-side of the wafer. Therefore, the sensor can be fabricated monolithically to be more compatible with the IC process technology, and is possible to detect more correct output capacitance by removing the effect of the parasitic capacitance from the bottom layer and other junctions. To do this, the sensor was fabricated using process such as localized formation of porous silicon, oxidation of porous silicon layer, and etching of oxidized porous silicon layer. From the completed samples, the dependence of capacitance on the relative humidity of 55 to 90% more was measured at room temperature. As the result, the measured capacitance increased monotonously higher at the low frequency of 120 Hz, where the capacitance was observed to increase over 300%.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.7
• /
• pp.1393-1398
• /
• 2009

Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.6
• /
• pp.1099-1103
• /
• 2007

TFT's have been intensively researched for possible electronic and display applications. Through tremendous engineering and scientific efforts, a-Si:H TFT fabrication process was greatly improved. In this paper, the reason on defects occurring at a-Si:H TFT fabrication process is analyzed and solved, so a-Si:H TFT's yield is increased and reliability is improved. The a-Si:H TFT of this paper is inverted staggered type TFT. The gate electrode is formed by patterning with length of $8{\mu}m{\sim}16{\mu}m$ and width of $80{\sim}200{\mu}m$ after depositing with gate electrode (Cr). We have fabricated a-SiN:H, conductor, etch-stopper and photo-resistor on gate electrode in sequence, respectively. We have deposited n+a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-slower pattern. The NPR layer by inverting pattern of upper Sate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. The a-Si:H TFT made like this has problems at photo-lithography process caused by remains of PR. When sample is cleaned, this remains of PR makes thin chemical film on surface and damages device. Therefor, in order to improve this problem we added ashing process and cleaning process was enforced strictly. We can estimate that this method stabilizes fabrication process and makes to increase a-Si:H TFT's yield.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.68-68
• /
• 2009

최근 디스플레이 산업의 발달로 LCD 판넬의 수요가 급증함에 따라 검사장치 분야도 동반 성장하고 있다. LCD 검사를 위한 probe unit은 미세전기기계시스템 (MEMS) 공정을 이용하여 제작된다. 본 연구에서는 probe card의 미세 슬릿을 제작하기 위한 Si 깊은 식각 공정을 수행하였다. 공정에 사용된 장비는 STS 사의 D-RIE 시스템으로 식각가스로 $SF_6$, passivation용으로 $C_4F_8$ 가스를 각각 사용하였다. 식각용 마스크는 $30{\sim}50{\mu}m$의 선폭을 probe card의 패턴에 따라 제작되었으며, 분석은 SEM 측정을 이용하였다. 식각 공정 중 발생하는 scallop은 시료를 oxidation 시켜 $SiO_2$ 층을 형성한 후에 식각용액에 에칭하여 제거하였다. 제거전 scallop의 크기는 약 120 nm에서 제거후 약 $50{\mu}m$로 크게 개선됨을 SEM 사진으로 확인하였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1199-1200
• /
• 2008

N형 공핍 모드의 탑 게이트 다결정실리콘 박막 트랜지스터에 비대칭 오프셋 구조를 적용하였다. 이로써 드레인 부근의 전계를 감소시켜, on전류의 큰 손실 없이 누설 전류를 86% 감소시켰다. 박막 트랜지스터는 유리 기판위에 교류 자계 유도 결정화를 이용하여 제작하였고, 마스크 추가 없이 오프셋 구조를 형성하였다. 또한 비정질 실리콘과 n+ 층은 이온 주입을 하지 않고 증착하였다. 이 방법은 능동 구동 디스플레이에서 소비 전력 감소와 이미지 유지에 도움이 될 수 있다.

• Journal of the Korean Society of Manufacturing Process Engineers
• /
• v.18 no.2
• /
• pp.38-43
• /
• 2019

Electrochemical etching is a popular process to apply metal patterning in various industries. In this study, the electrochemical etching using a patterned copper layer was proposed to fabricate multilayered structures. The process consists of electrodeposition, laser patterning, and electrochemical etching, and a repetition of this process enables the production of multilayered structures. In the fabrication of a multilayered structure, an etch factor that reflects the etched depth and pattern size should be considered. Hence, the etch factor in the electrochemical etching process using the copper layer was calculated. After the repetition process of electrochemical etching using copper layers, the surface characteristics of the workpiece were analyzed by EDS analysis and surface profilometer. As a result, multilayered structures with various shapes were successfully fabricated via electrochemical etching using copper layers.