• Review of KIISC
• /
• v.5 no.1
• /
• pp.18-24
• /
• 1995

이진수열 발생기인 시각제어 쉬프트 레지스터의 몇가지 예와 일반화된 상관 공격법을 살펴본다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.2
• /
• pp.497-511
• /
• 1999

Recently, many parallel processing technologies were developed, ILP(Instruction level Parallelism) processor's performance have been growed very rapidly. especially, EPIC(Explicitly Parallel Instruction computing) architectures attempt to enhance the performance in the predicated execution and speculative execution with the hardware. In this paper to improve the code scheduling possibility by applying to the characteristics of EPIC architectures, a new register allocation algorithm is proposed. And we proves that proposed register allocation algorithm is more efficient scheme than the conventional scheme when predicated execution is applied to our scheme by experiments. In experimental results, it shows much more performance enhancement, about 19% in proposed scheme than the conventional scheme. So, our scheme is verified that it is an effective register allocation method.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.10A
• /
• pp.1604-1612
• /
• 2000

This paper proposes a simultaneous hardware resource allocation and binding algorithm for VLSI design. The proposed algorithm works on scheduled input graph and simultaneously allocates binds functional units, interconnections and registers by considering interdependency between operations and storage elements in each control step, in order to share registers and interconnections connected to functional units, as much as possible. Also, the register allocation is especially executes the allocation optima us-ing graph coloring techniques. Therefore the overall resource is reduced. This paper shows the effectiveness of the proposed algorithm by comparing experiments to determine number of functional unit in advance or to separate executing allocation and binding of existing system.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.547-549
• /
• 2004

비교적 적은 수의 레지스터를 사용하는 내장형 프로세서에서 미디어 데이터를 처리할 때, 레지스터 부족으로 인하여 프로세서의 성능이 현저히 감소하는 경우가 있다. 본 논문에서는 이를 Shadow 레지스터 기법을 사용하여 해결하는 방안을 제안한다. 프로토타입 프로세서를 사용한 비교 실험에서, 제안된 기법은 약 16.7%의 하드웨어 추가로 구현될 수 있으며, 실행기간을 약 16-28%, 감소시키고 실행 프로그램의 크기를 약 3.3-5% 감소시킬 수 있음을 보였다. 본 논문의 실험 결과는 이상적인 메모리 모델 하에서 얻어진 것으로서 실제적인 환경에서는 더욱 큰 이득이 예상된다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.494-496
• /
• 2013

In this paper, we introduce a technique for delayed deallocation of temporary register allocation. We achieve faster binary translation that is used in the context of register allocation. By delaying deallocation of the temporary register containing the value, it is preserved until the next instruction fetched. If subsequent instruction does not require the value again, binary translator deallocate and release the temporary register at the first stage of the next instruction.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1581-1582
• /
• 2007

본 컨트롤러는 기존 고속인쇄기 인쇄 속도인 250 [mpm]의 두 배 속도인 500 [mpm]의 고속 인쇄에서도 사용할 수 있는 고성능 레지스터 컨트롤러를 개발해 오차 보정을 좀 더 정확하고 신속하게 하는 것에 그 목적이 있다. 즉, 고속 인쇄기에서 인쇄물의 인쇄오차 보상을 위한 고속 인쇄기용 레지스터 컨트롤러의 특성을 분석하고, 고성능 DSP를 이용하여 기존의 하드웨어에 의존하던 기능의 상당 부분을 소프트웨어로 처리함으로써 간단한 하드웨어 구조와 고성능 오차 보상 기능을 갖는 레지스터 컨트롤러를 개발하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.04b
• /
• pp.1261-1264
• /
• 2002

개인 통신 서비스에서 주된 당면 문제중의 하나는 위치를 자주 이동하는 많은 이동 단말기들의 위치를 찾는 것이다. 위치 관리를 성취하기 위하여 많은 네트워크 신호처리 트래픽과 데이터베이스 질의가 요구된다. 다수의 정책들은 이동 단말기의 현재 위치를 저장하기 위하여 위치 레지스터 데이터베이스를 사용하고, 그 위치 레지스터의 고장에 대해 약점을 가지고 있다. 이 논문에서, 우리는 위치 레지스터들의 고장을 포용하는 분산 홈 위치 레지스터를 갖는 결함 포용 전방 포인터 방법을 제안한다. 제안하는 방법의 성공을 분석적 모델로 평가하고, Biaz의 우회 전방 정책, 두개 경로 전방 정책과 성능을 비교한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1642-1643
• /
• 2010

멀티미디어 도메인의 응용 프로그램에는 풍부한 병렬성이 내재하기 때문에 VLIW (Very Long Instruction Word) 형식의 신호처리 프로세서가 많이 사용되고 있다. VLIW 프로세서를 구성하는 복수의 연산처리유닛 (processing unit, PU)의 사용률은 컴파일러의 명령어 스케쥴러의 성능에 의하여 결정된다. 명령어들 사이의 병렬성을 분석하여 동시 수행가능한 명령어들을 각기 다른 PU 에서 수행되도록 프로그램 코드를 최적화한다. 하지만 기존의 명령어 스케쥴러는 복잡한 데이터 디펜던스 그래프 (data dependence graph, DDG)를 구성하여 복수의 PU 를 충분히 사용하도록 하지 못하는 문제점을 내재하고 있다. 이는 명령어 스케쥴러가 각 레지스터 사용시간을 별도로 고려하지 않기 때문에 실제로 내재된 데이터 디펜던스 보다 복잡성이 높은 디펜던스 그래프를 구성하게 되어 스케쥴러가 올바르게 최적화된 코드 스케쥴링 결과를 제공하지 못하기 때문이다. 본 연구에서는 레지스터의 라이프타임을 다른 레지스터를 이용하여 적절히 끊어주는 것으로 데이터 디펜던스 복잡도 완화하여 시스템 성능 향상의 가능성을 보이고 있다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.5
• /
• pp.1345-1356
• /
• 1998

Prolog tailoring technique, an optimization method to improve the execution speed of a procedure, is proposed in this paper. When a procedure is frequently and repeatedly called and the machine has a lot of callee-saved registers, optimizing prolog and epilog can become an important step of optimization. Epilg tailoring supported by IBM XL C Compiler has been known to improve procedure's execution speed by reducing register restore instructions on execution paths, but no algorithms for prolog tailoring has been proposed yet. The prolog generated by the prolog tailoring algorithm proposed in this paper executes considerably smaller number of register save instructions at run-time. This means the total number of instructions to be executed is decreased resulting in an improvement on the procedure's execution speed. To maintain the correctness of code, prolog code should not be inserted inside diamond structures of loop structures. This paper proposes a prolog tailoring technique which generates register save instructions at the best position in a control flow graph while not allowing the insertion of any prolog code inside diamond structures of loop structures.

• Journal of Internet Computing and Services
• /
• v.1 no.1
• /
• pp.35-46
• /
• 2000

One of the main chalenges in personal communication services (PCS) is to locate many mobile terminals that may move frequently from place to place. Such a system operation is called location management. Many network signaling traffic, and database queries are required to achieve such a task. Several strategies have been proposed to improve the efficiency of location management. These strategies use location register databases to store the current location on mobile terminals, and are vulnerable to failure of the location registers. In this paper, we propose a fault-tolerant pointer forwarding with distributed home location register (FT-RFDHLR) to tolerate the failure of location registers. The performance of the proposed method is evaluated by an analytical model, and is compared with thew pointer forwarding with the single home location register (PFSHLR), the pointer forwarding with distributed home location register (PFDHLR), Biaz's bypass forwarding strategy (BFS) and two-path forwarding strategy (TPFS).