• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.25-27
• /
• 2001

설계 재활용을 위하여서는, 반도체 지적 소유권(Intellectual property)의 표준화와 더불어 레이아웃 자동 이식에 관한 연구와 상품화가 필수적이다. 본 논문은 반도체 설계 형식 중에서 생산 공정과 밀접한 레이아웃 형식의 회로도면 처리를 자동화하여 설계와 생산 시간을 혁신적으로 단축하기 위한 연구이다. 레이아웃 형식은 특성상 도형(폴리곤)으로 구성되어 있으며, 레이아웃 형태에서 다양한 도형의 중첩이 반도체의 트랜지스터, 저항, 캐피시터를 표현함으로써, 반도체 지적소유권의 한 형식으로 자주 활용되고 있다. 본 논문은 반도체 레이아웃 이식 소프트웨어 시스템의 내부 기능에 관한 설명과 처리 능력과 속도를 높이기 위한 알고리즘의 제안과 벤치마킹 결과를 보여 주고 있다. 비교 결과, 자원의 최적 활용(41%)으로 대용량의 처리 가능성을 보여 주고 있으며, 처리 속도는 평균 27배로써 이전의 벤치마킹 회로를 더욱 크게 하여 그 결과를 보여 주고 있다. 이러한 비교 우위는 본 논문에 포함된 소자 처리 알고리즘과 그래프를 이용한 컴팩션 알고리즘에 기인한다. 지면상의 연유로, 참고1에서는 기능 설명을, 본 논문은 알고리즘의 구현에 관한 설명을 중점적으로 기술한다.

• 한국컴퓨터정보학회논문지
• /
• 제18권5호
• /
• pp.95-102
• /
• 2013

생명체 내에서 나타나는 네트워크 중 하나인 대사 경로는 화합물의 상호 관계를 그래프를 통해 표현된다. 대사 경로는 본질적인 복잡성 때문에 대사 경로 내의 흐름을 한 눈에 알 수 있도록 가시화하여 보여 주는 도구가 반드시 필요하다. 이러한 가시화 도구의 경우 노드수가 증가할수록 에지 교차가 기하급수적으로 증가하는 문제가 있다. 따라서 유전체 수준의 대사 경로를 연구하기 위해서는 대사 경로 그래프 레이아웃 상에 나타나는 에지 교차를 줄이는 것이 시각화의 매우 중요한 부분이다. 본 논문은 생물학에서의 대사 경로에 대한 시각화를 위한 2-계층을 이용한 대사 경로 레이아웃 알고리즘을 제안한다. 대사 경로의 구조적 특징을 고려하여 대사 경로 그래프에 존재하는 주요 컴포넌트인 환형 컴포넌트 또는 연결성 높은 노드를 찾아 상위 계층에 레이아웃 하고 나머지 부분그래프는 하위 계층에 레이아웃 한다. 제안한 대사 경로 레이아웃 알고리즘은 유연성 있는 대사 경로 분석의 기초가 된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.61-63
• /
• 2006

본 논문은 온톨로지를 이용하여 단백질 상호작용 네트워크를 개념적으로 분류하여 레이아웃하는 방법을 제안한다. 상호작용 네트워크를 이루는 단백질은 온톨로지의 표준 통제 용어에 대한 주석 정보를 가지고 있으므로 동일 분류에 해당하는 통제 용어를 가지고 있는 단백질들은 근접한 곳에 위치하도록 레이아웃한다. 이는 기존 물리적 레이아웃에 기능별 그룹화를 해줌으로써 복잡한 네트워크를 개념적으로 분석할 수 있도록 한다. 또한, 동일 분류에 속하는 단백질들을 한 노드로 대응하여 레이아웃 알고리즘을 수행함으로써 기존의 그래프표현 알고리즘 보다 빠르게 시각화할 수 있다.

• 한국정보처리학회논문지
• /
• 제4권8호
• /
• pp.2120-2132
• /
• 1997

아날로그 집적회로 설계 자동화를 위한 레이아웃 자동화 도구를 제안하였다. 구현된 시스템은 완전 주문형 방식을 채택하고 아날로그 레이아웃의 제약 조건을 고려하였다. 기존의 아날로그 레이아웃 자동화 도구들이 가지고 있는 단점을 보완하기 위하여 변수화된 모듈 라이브러리를 개발, 복잡한 아날로그 모듈들의 레이아웃을 지원하여 확장성을 극대화하였다. 또한 배선 과정에는 기존의 디크스트라 알고리즘을 개선한 종적 다중 경로 알고리즘을 적용하였다. 구현된 아날로그 레이아웃 자동화 도구는 비교기, 연산증폭기 그리고 필터등의 시험회로를 대상으로 시험 수행하였다. 기존의 자동화 도구인 OPASYN과 비교하여 웰 합병과 인터디지트형의 모듈로 레이아웃이 수행된 결과를 얻을 수 있었다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제17권2호
• /
• pp.151-159
• /
• 2021

도표로 작성된 양식 문서에서 도표의 레이아웃 해석에 필요한 그리드 라인을 추출하기 위해 다양한 필터링 또는 모폴로지 등의 방법을 사용하여 직선 성분을 선명하게 개선시키기 위한 연구들이 많이 진행되고 있다. 도표의 직선 성분을 선명화하더라도 직선 내부에 절단 점들이 존재하거나 기울어진 경우에는 직선 추출이 어렵고 도표 셀들의 레이아웃을 논리적으로 표현하는데 여전히 어려움을 겪을 수 있다. 본 연구에서는 직선에 절단점들이 존재하거나 기울어져도 직선을 검출할 수 있는 라인 추적 알고리즘을 제안하였다. 이를 이용하여 그리드 라인을 추출하고 라인들의 교차점 및 셀 정보들을 찾아 도표의 구조를 분석할 수 있는 알고리즘을 마련하였다. 제안한 알고리즘을 실제 양식 문서 영상을 대상으로 실험한 결과 평균 0.41초 처리시간에 96.4%의 도표 구조를 분석할 수 있음을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제18권6호
• /
• pp.71-79
• /
• 2013

화합물의 상호 관계를 그래프를 통해 표현하는 대사 경로는 본질적인 복잡성 때문에 대사 경로 내의 흐름을 한눈에 알 수 있도록 가시화하여 보여 주는 도구가 반드시 필요하다. 또한 유전체 수준의 대사 경로를 연구하기 위해서는 대사 경로 그래프 레이아웃 상에 나타나는 에지 교차를 줄이는 것이 시각화의 매우 중요한 부분이다. 본 논문은 생물학에서의 대사 경로에 대한 시각화를 위한 3-계층을 이용한 대사 경로 레이아웃 알고리즘을 제안한다. 대사경로의 구조적 특징을 고려하여 노드수가 증가하여도 에지 교차가 기하급수적으로 증가하는 문제를 해결하기 위하여 연결성 높은 노드와 환형 컴포넌트를 중앙계층에 위치시키고 나머지 부분 그래프를 상위와 하위 계층에 레이아웃 하도록 한다. 실험을 통해 에지 교차수가 줄어듦을 확인할 수 있다.

• ETRI Journal
• /
• 제10권3호
• /
• pp.193-211
• /
• 1988

집적 회로(integrated circuit)의 제작시 설계 규칙에 유연성이 있는 심볼릭 레이아웃 방식의 시스팀 구성을 칩 설계에 적용하는 경우 그 방법을 알아 보았으며, 시스팀의 툴들로서 graphical 에디터의 명령어, 컴팩터의 알고리즘 그리고 영역 탐색에 사용되는 데이터 구조 등을 알아보았다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (B)
• /
• pp.250-252
• /
• 2005

기존의 레이아웃 알고리즘은 경로의 가독성과 속도 등에 주안점을 두어 개발되었다. 따라서 이러한 시스템의 경우 노드수가 증가할수록 에지 크로싱이 기하급수적으로 증가하는 문제가 있는데, genome scale에서의 대사 경로를 연구하기 위해서는 대사 경로 그래프 레이아웃 상에 나타나는 에지 크로싱을 줄이는 것이 시각화의 매우 중요한 부분이다. 대사 경로는 효소에 의한 화합물 간의 변화를 보여주는 네트워크로서, 대부분 척도 없는 네트워크 구조를 갖는다는 것이 알려져 있다. 이러한 대사 경로의 구조적 특징을 고려하여 에지 크로싱을 최소화하는 대사 경로 레이아웃 방법을 제안하고, 그 결과 노드수의 증가에 따른 에지 크로싱의 급격한 증가현상이 $37\~40\%$의 감소된 결과를 나타냈으며, 노드수가 증가하더라도 에지 크로싱이 오히려 감소하는 경우도 관찰되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권5_6호
• /
• pp.202-213
• /
• 2007

네트워크는 공학이나 자연과학은 물론이고 사회과학의 여러 분야를 연구하는데 중요하게 사용되는 모델이다. 이런 네트워크를 좀 더 쉽게 분석하기 위해서는 시각적으로 네트워크의 특징을 잘 나타내는 것이 필요하다. 이러한 그래프 레이아웃 연구는 컴퓨터 기술이 발달함에 따라 많이 연구되고 있다. 그 중에서 요즘 새롭게 부각되고 있는 척도 없는(Scale-free) 네트워크는 다양한 분야에서 복잡한 현상들을 분석하고 이해하는데 유용하게 쓰이고 있다. 이 네트워크의 특징은 링크의 수(Degree)가 멱함수(power law) 분포를 보이고, 다수의 링크를 가지는 허브가 존재함이 알려졌다. 따라서 척도 없는 네트워크에서는 허브를 시각적으로 잘 표현하는 것이 중요하지만 기존의 그래프 레이아웃 알고리즘은 클러스터를 잘 표현하는 정도이다. 그래서 본 논문에서는 척도 없는 네트워크를 잘 표현하는 그래프 레이아웃 알고리즘을 제안한다. 본 논문에서 제안한 알고리즘에서 허브들 간에 작용하는 허브성 척력이 거리에 반비례하고, 허브들의 degree가 a배 증가하면, 허브사이에 작용하는 척력의 크기는 ${\alpha}^{\gamma}({\gamma}$는 연결선 지수)배가 된다. 또한, 전체 노드수와 전체 링크수에 따라 적용되는 힘의 크기를 조정하는 계수를 두어서 네트워크의 규모에 관계없이 허브성 척력이 적용되는 특성이 있다. 제안한 알고리즘이 허브를 잘 표현하는 그래프 레이아웃 알고리즘인지를 기존의 방식과 실험을 통해서 비교하였다. 실험의 절차는 먼저 네트워크에 허브가 존재하는지를 식별한다. 허브의 존재를 식별하기 위한 방법은 연결선 지수를 확인하고, 연결선 지수의 값이 2와 3사이에 있으면 허브가 존재하는 척도 없는 네트워크로 판단한다. 다음은 이 네트워크의 레이아웃 작성에 제안한 알고리즘을 사용한다. 그 결과, 제안한 그래프 레이아웃 알고리즘이 기존의 Noack등의 클러스터중심의 알고리즘에 비해서 척도 없는 네트워크의 허브를 확실히 잘 보여주고 있음을 확인할 수 있었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권2호
• /
• pp.59-66
• /
• 2013

본 논문에서는 임베디드 시스템에서 DSP를 위한 메모리 접근 변수의 저장 방법에 대한 최적화 ILP 알고리즘을 제안하였다. 본 논문은 0-1 ILP 공식을 이용하여 DSP 주소 생성 유닛의 메모리 변수 데이터 레이아웃을 최소화한다. 제약 조건을 기반으로 변수의 메모리 할당 여부를 식별하고, 변수가 지시하는 주소코드를 프로그램 포인터에 등록한다. 프로그램의 처리 순서가 프로그램 포인터에 선언되면, 해당 변수의 주소코드에 대한 자동증감 모드를 적용한다. 주소 레지스터에 대한 로드를 최소화하여 변수의 데이터 레이아웃을 최적화한다. 본 논문에서 제안한 알고리즘의 효율성을 입증하기 위하여 FICO Xpress-MP Modeling Tools을 이용하여 벤치마크에 적용하였다. 벤치마크 적용 결과, 기존의 선언적 주문 메모리 레이아웃보다 제안한 알고리즘을 적용한 최적의 메모리 레이아웃이 주소/수정 레지스터에 대한 로드 수를 감소시켰고, 주소코드의 접근을 줄임으로써, 프로그램의 실행 시간을 단축시켰다.