• Title/Summary/Keyword: 래스터라이져

Search Result 4, Processing Time 0.019 seconds

A Design of a 3D Graphics Rasterizer with culling and clipping (컬링과 클리핑을 포함한 3D그래픽스 래스터라이져 설계)

  • Lee, Kwang-Yeob;Koo, Yong-Seo
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.44 no.8
    • /
    • pp.89-96
    • /
    • 2007
  • In this paper, we designed 3D graphics rasterizer with a culling and clipping for the efficient 3D graphics accelerator. The proposed rasterizer is implemented for the mobile system and process frustum culling, back face culling, Y-axis clipping and X-axis clipping. The rasterzier consists of triangle setup, edge walk and span process unit. Each unit of rasterzier is designed with a culling and clipping. It supports goraud shading with 16 bits depth values and 16 bits color values. The estimated performance of proposed rasterizer is 52M pixels per second.

The Advanced Rasterizer and Cache Memory Architecture for Latency Reduction Of 3D GPU (3차원 그래픽 가속기의 지연 감소를 위한 개선된 래스터라이져 및 캐쉬 메모리 구조 제안 및 실험)

  • Park Jin-Hong;Kim Il-San;Park Woo-Chan;Han Tack-Don
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.727-729
    • /
    • 2005
  • 현재 3차원 그래픽 가속기에서 성능 향상에 대한 문제점으로 대두되고 있는 것은 실제 화면에 그려지는 정보가 저장되는 프레임버퍼에 대한 접근 지연이다. 따라서 본 논문은 기존 픽셀 캐쉬가 포함된 래스터라이져 구조에서 캐쉬 읽기 접근 실패 시 발생하는 패널티와 이에 따른 프레임버퍼에 대한 지연이 발생하는 문제점을 개선하고자, 기존 래스터라이져를 래스터라이져와 합성기로 구분하고 그 사이에 캐쉬 읽기 접근 실패 시 프레임 버퍼에서 정보를 읽어오지 않는 깊이 캐쉬와 색상 캐쉬가 쌍을 이룬 픽셀 캐쉬 메모리 시스템으로 구성된 개선된 3차원 그래픽 가속기 구조을 제안하고 실험을 수행하였다. 실험 결과 제안하는 3차원 그래픽 가속기 구조가 기존 구조에 비해 캐쉬 접근 실패율이 약 $23\%$ 감소하였으며, 평균 메모리 접근 사이클이 $10\%-13\%$ 감소하였으며 이는 상당수의 프레임버퍼에 대한 접근 지연을 감소시킨 것이다. 합성기와 메모리 간의 대역폭은 약 $10\%$ 증가하지만 파이프라인의 작업에는 영향을 미치지는 않는다.

  • PDF

Design of Parallel Rasterizer for effective LFB memory (효율적인 지역 프레임버퍼를 위한 병렬 래스터라이져의 설계)

  • 박재성;김신덕
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10a
    • /
    • pp.738-740
    • /
    • 1998
  • 플래곤-랜더링을 위한 영상합성 구조는 지역 프레임버퍼와 메모리 비용이 큰 문제점을 가진다. 이를 개선하기 위해서 화면-분할 방법과 가상 지역 프레임버퍼 방법이 도입되었으나 이 방법들 역시 상당한 메모리 비용이 요구된다. 본 논문에서는 지역 프레임버퍼 메모리 비용 측면에서 효율적이고, 영상 합성에 필요한 하드웨어를 제거하며, 동시에 영상 합성 시간을 숨길 수 있는 랜더링 시스템과 이에 필요한 병렬 래스터라이져를 설계한다.

  • PDF

An Adaptive Z-buffer Algorithm for PDA Platform (PDA 플랫폼을 위한 적응형 Z-버퍼 알고리즘)

  • Kim Dae-Young;Kim Hyo-Chul
    • Journal of Korea Multimedia Society
    • /
    • v.9 no.1
    • /
    • pp.41-50
    • /
    • 2006
  • This paper aims to improve the efficiency of a 3D-graphic software engine in a PDA platform and the performance of a rasterizer. There are many problems in implementing a software engine in a mobile platform, due to its relatively weak processing power. Taking the advantages and complementing weaknesses of the depth-sort algorithm and the Z-buffer algorithm, we implemented an adaptive Z-buffer algorithm and proved its performance on several PDA platforms. Our algorithm was evaluated to have midway speed compared with two conventional algorithms. It also removed reversal errors in comparison with the depth-sort algorithm.

  • PDF