• 제목/요약/키워드: 디코더

검색결과 332건 처리시간 0.02초

Trellis 부호와 L번째 위상차 메트릭(metrics)을 갖는$\pi$/4 shift QPSK ($\pi$/4 shift QPSK with Trellis-Code and Lth Phase Different Metrics)

  • 김종일;강창언
    • 한국통신학회논문지
    • /
    • 제17권10호
    • /
    • pp.1147-1156
    • /
    • 1992
  • 본 논문에서는 $\pi/4$ shift QPSK에 Trellis 부호화된 변조 기법(Trellis-Coded Modulation. TCM)을 적용시키기위하여 $\pi/8$ shift 8PSK를 제안하고 위상차에 의한 신호 집합 확장과 신호 집합 분할을 수행하는 trellis 부호화된 π/8 shift 8PSK를 제안한다. 또한 BER(Bit Error Rate) 성능을 향상시키기위하여 제1차 위상차뿐만아니라 제L차 이상차의 자승 유클리드 거리를 매트릭(Branch Metric)으로 갖는 비터비 디코더(Viterbi decoder)를 설계한다. 그리고 $\pi/4$ shift QPSK, trellis 부호화된 $\pi/8$ shift 8PSK와 제L차 위상차의 자승 유클리드 거리를 메트릭(Branch Metric)으로 갖는 trellis 부호화된 $\pi/8$ shift 8PSK 의 BER 특성을 AWGN에서 Monte Carlo 시뮬레이션을 통해 알아본다. 제안된 알고리즘은 MDPSK에도 적용될 수 있다.

  • PDF

고속 전송을 위한 비터비 디코더 설계 (DESIGN OF A HIGH-THROUGHPUT VITERBI DECODER)

  • 김태진;이찬호
    • 한국통신학회논문지
    • /
    • 제30권2A호
    • /
    • pp.20-25
    • /
    • 2005
  • 본 논문에서는 trace-back 동작 없이 디코딩이 가능한 변형된 레지스터 교환 (MRE) 방식을 블록 디코딩에 적용하여 전송 속도를 높이고 latency를 줄이는 비터비 디코딩 방식을 제안하였다. 변형된 레지스터 교환 방식을 블록 디코딩에 적용함으로써 디코딩 블록의 시작 상태를 결정하기 위해 필요한 동작 사이클을 줄여, 블록 디코딩을 사용하는 기존의 비터비 디코더보다 더 적은 latency를 가지게 되었다. 뿐만 아니라, 메모리를 더 효율적으로 사용할 수 있으면서 하드웨어의 구현에 있어서도 복잡도가 더 감소하게 된다. 또한 시작 상태를 결정하기 위해 필요한 trace-back 동작을 없애고 메모리를 줄여 이에 따른 전력 소모를 줄이는 저전력 동작이 가능하다. 제안된 방식은 같은 하드웨어 복잡도로도 메모리의 감소 또는 latency의 감소에 중점을 둔 설계가 가능하다. 또한, 몇 가지 디자인 파라미터를 변경하여 합성 단계에서 하드웨어 복잡도와 전송 속도를 Dade-off 할 수 있도록 스케일러블한 구조로 설계하였다.

PC-based DAB 수신기용 USB Interface Bridge 설계 및 구현 (Design and Implementation of USB Interface Bridge for PC-based DAB Receiver)

  • 박노경;진현준;박상봉;김상복;한성호;이상철
    • 한국통신학회논문지
    • /
    • 제30권2A호
    • /
    • pp.90-97
    • /
    • 2005
  • 일반적으로 DAB 시스템은 크게 stand-alone 방식과 PC/PDA 기반 방식으로 구분할 수 있다. PC/PDA 기반 방식은 stand-alone 방식에 비하여 휴대성이 떨어지나 연결된 PC/PDA의 메모리와 오디오/비디오 디코더 등 다양한 리소스를 이용할 수 있는 장점이 있다. 본 논문에서 구현한 DAB 수신기는 USB 인터페이스를 이용한 PC 기반의 수신기 시스템으로 USB 인터페이스 브리지는 FPGA와 EZ-USB 개발 키트를 이용하여 설계하였으며 실험을 위하여 기존의 stand-alone 방식의 DRK-026 DAB 수신기를 이용하여 PC 기반의 수신기를 구현하였다. USB 인터페이스 브리지는 시리얼 데이터를 USB 패킷 형태로 변환시켜주며 모든 신호는 하드웨어적으로 제어한다. 구현한 PC 기반 DAB 수신기의 동작 여부는 DAB 수신기로부터 오디오 데이터를 수신하여 USB 인터페이스를 통하여 PC에 전송한 후 디코딩 기능을 수행하는 것으로 확인하였다.

MIMO에서 시공간 부호화된 MDPSK의 성능을 향상시키기 위한 차동 검파 시스템 (Improved Differential Detection Scheme of Space Time Trellis Coded MDPSK For MIMO)

  • 김종일;이호진;유항열;김진용;김성열
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 추계종합학술대회
    • /
    • pp.164-167
    • /
    • 2005
  • 최근에 시공간 부호화(Space-Time code, STC)는 차세대 이동 통신에서 고속의 신뢰성 있는 통신을 위해 각광받고 있다. 본 논문에서는 다중경로 페이딩 채널에서 고속의 데이터를 전송하고자 할 경우에 성능을 향상시키고자 트렐리스 부호화된(Trellis-Coded, TC) 차동 시공간 변조(Differential Space Time Modulation, DSTM)를 사용한 MDPSK에서 다중 심벌 검파 시스템을 제안한다. 차동 시공간 부호화된 MDPSK의 성능을 향상시키기 위해 DUSTM(differential unitary space-time modulation)을 이용하여 송신기를 설계하고 수신단에서 다중 심벌 검파를 수행하는 수신기와 디코딩 알고리듬을 개발하며, 이를 위한 새로운 가지 메트릭을 유도한다.

  • PDF

상태천이 이중검색방식의 이동통신용 Viterbi 디코더 설계 (A Design of Viterbi Decoder by State Transition Double Detection Method for Mobile Communication)

  • 김용노;이상곤;정은택;류흥균
    • 한국통신학회논문지
    • /
    • 제19권4호
    • /
    • pp.712-720
    • /
    • 1994
  • 디지털 이동 통신 시스템에서, 길쌈부호는 최적 에러정정기법이라 생각된다. 최근 디지털 이동 통신의 부호정정을 위하여 Viterbi 알고리즘은 길쌈부호의 부호화를 위해 가장 널리 사용된다. Viterbi 디코더의 하드웨어 설계를 위하 많은 방법들이 대부분 부호기의 부호율 R=1/2 또는 2/3인 메모리 소자수가 적고 부호 구속장이 짧은 것으로 제안되었다. 본 논문에서는, 지연 메모리 기억소자인 m=6의 부호율 R=1/2 K=1/2, K=7(171,133) 길쌈부호기를 위한 설계방식을 고려하였다. Viterbi 알고리즘에 상태천이 이중검색 방식을 이용한 새로운 기법을 제안하였다. 그리고 회로설계는 랜덤 2비트 에러 정정 복원할 수 있도록 하였다. 시뮬레이션 결과, 제안된 Viterbi 디코더는 1비트와 2비트 에러신호에 대하여 정확하게 정정하였다.

  • PDF

분산 동영상 코딩의 코딩 방식에 따른 성능 평가와 공간 계층화 코더로서의 가능성에 대한 연구 (A study on performance evaluation of DVCs with different coding method and feasibility of spatial scalable DVC)

  • 김대연;박광훈;김규헌;서덕영
    • 방송공학회논문지
    • /
    • 제12권6호
    • /
    • pp.585-595
    • /
    • 2007
  • 분산 동영상 코딩 (Distributed video coding)은 Slepian과 Wolf 그리고 Wyner와 Ziv의 정보 이론에 기반을 둔 새로운 동영상 압축 패러다임이다. 수신측의 보조정보를 이용하는 손실 압축인 분산 동영상 코딩은 계산의 복잡도를 디코더쪽으로 옮김으로써 적은 연산량의 동영상 인코딩을 가능하게 한다. RD 성능은 기존의 인트라 프레임 코딩보다 뛰어나지만 움직임 보상 (motion-compensated) 기반 인터 프레임 코딩의 성능에는 미치지 못한다. 본 논문은 DV근의 기본 개념과 구조에 대하여 소개하고 실험을 통하여 코딩 방식에 따른 성능을 비교 분석하며 나아가 공간 계층화 코더로서의 DVC의 성능을 보인다.

고성능 허프만 코덱의 VLSI 구조 (VLSI Architecture of High Performance Huffman Codec)

  • 최현준;서영호;김동욱
    • 한국정보통신학회논문지
    • /
    • 제15권2호
    • /
    • pp.439-446
    • /
    • 2011
  • 본 논문에서는 비디오 코덱을 비롯한 멀티미디어 데이터 압축에 주로 이용되는 엔트로피 코딩 방식 중의 하나인 허프만 코딩을 위한 전용 하드웨어를 제안하고 구현하였다. 제안한 허프만 코덱은 허프만 인코더와 디코더로 구성되어 있다. 허프만 인코더는 룩업 테이블을 이용하여 심볼을 허프만 코드로 변환한다. 가변 길이의 허프만 코드는 데이터 패킷화 블록에서 32 비트의 일정한 형식으로 맞추어진 후에 프레임 단위로 직렬로 출력된다. 허프만 디코더는 직렬로 입력되는 비트스트림을 버퍼링 없이 트리 구조의 FSM을 이용하여 디코딩하여 심볼로 변환한다. 제안한 하드웨어는 동작의 유연성을 위해서 인코딩과 디코딩 하드웨어를 프로그래머블하게 동작시킬 수 있도록 하여 프로그래밍 과정을 통해서 다양한 허프만 코딩을 수행할 수 있도록 하였다. 구현한 하드웨어는 Altera사의 Cyclone III FPGA를 이용하여 검증하였고, 3725개의 LUT를 사용하면서 최대 365MHz로 동작이 가능하였다.

딥러닝을 이용한 3차원 사람모델형상 변형 (3D Human Shape Deformation using Deep Learning)

  • 김대희;황본우;이승욱;곽수영
    • 한국산업정보학회논문지
    • /
    • 제25권2호
    • /
    • pp.19-27
    • /
    • 2020
  • 최근 가상현실 및 증강 현실 기술을 이용한 다양한 응용분야가 각광받으면서 빠르고 정확한 3차원 모델 생성이 요구되고 있다. 본 논문에서는 옷을 입은 3차원 사람 모델을 포인트 클라우드의 형상으로 변형하는 온-사이트 학습 (On-site learning) 기반 형상 변형 방법을 제안한다. 제안하는 알고리즘은 사전 학습과 온-사이트 학습 두 개의 파트로 구성되어 있으며, 각각의 학습은 인코더 네트워크, 템플릿 변형 네트워크, 디코더 네트워크로 구성된다. 딥러닝 네트워크 학습은 3차원 포인트 클라우드와 템플릿 정점 사이의 챔퍼 거리 (Chamfer distance)를 주요 손실 함수로 사용하는 비지도 학습을 적용한다. 입력된 포인트 클라우드 형태의 데이터에 대해 온-사이트 학습을 진행함으로써 추론의 결과물에 대한 높은 정확도를 얻을 수 있으며 이를 실험을 통해 제시한다.

컴포지트 비디오 디코더를 위한 웨이블릿 기반 3차원 콤 필터의 설계 (Design of Wavelet-Based 3D Comb Filter for Composite Video Decoder)

  • 김남섭;조원경
    • 한국멀티미디어학회논문지
    • /
    • 제9권5호
    • /
    • pp.542-553
    • /
    • 2006
  • 컴포지트 비디오 신호는 Y와 C성분이 같은 주파수대에서 중첩되어 있기 때문에 영상처리를 위한 Y/C 분리 시 필연적으로 화질의 열화가 발생한다. 이에 본 논문에서는 이러한 화질의 열화를 최소화하기 위하여 3차원 콤 필터 기법과 웨이블릿 변환을 혼용하여 최적의 영상을 만들 수 있는 새로운 콤 필터 기법을 제안하고 이를 VLSI로 설계하였다. 제안된 기법은 웨이블릿을 적용하였으며 비교 라인에 대한 임계값을 적용하여 최상의 화질을 얻을 수 있도록 하였다. 시뮬레이션 결과 제안된 방법은 기존의 방법에 비해 PSNR비교 시 개선된 화질을 나타내었으며, 실제 눈으로 판독한 결과 뚜렷한 화질개선을 나타내었다. 또한 제안된 방법의 실제 응용을 위하여 적합한 하드웨어 구조를 개발하였으며, VHDL 을 이용하여 구현하였고 0.25 micrometer CMOS 공정 라이브러리를 이용하여 최종적인 VLSI 레이아웃을 생성하였다.

  • PDF

실시간 다중 프로세스 트레이스 스트림 디코더 구현에 관한 연구 (A Study on Implementation of Real-Time Multiprocess Trace Stream Decoder)

  • 김현철;김영수;김종현
    • 융합보안논문지
    • /
    • 제18권5_1호
    • /
    • pp.67-73
    • /
    • 2018
  • 소프트웨어 공학 관점에서 트레이싱은 프로그램의 실행 정보를 기록하는 로깅의 특수한 형태이다. 엄청난 데이터를 실시간으로 생성하고 디코딩해야 하는 트레이서의 특징상 전용 하드웨어를 사용하는 트레이서가 많이 사용되고 있다. Intel(R) PT는 전용 하드웨어를 사용하여 각 하드웨어 쓰레드에서 소프트웨어 실행에 대한 모든 정보를 기록한다. 소프트웨어 실행이 완료되면 PT는 해당 소프트웨어의 트레이스 데이터를 처리하여 정확한 프로그램 흐름을 재구성할 수 있다. 하드웨어 트레이스 프로그램은 운영체제에 통합되어 사용할 수 있으나 윈도우 시스템의 경우에는 커널 개방과 같은 문제로 인하여 긴밀한 통합은 이루어지지 않고 있다. 또한, 단일 프로세스만 트레이스 할 수 있고 다중 프로세스 스트림을 트레이스 하는 방법은 제공하고 있지 않다. 본 논문에서는 이러한 단점을 극복하고자 윈도우 환경에서 다중 프로세스 스트림을 트레이스 지원이 가능하도록 기존의 PT 트레이스 프로그램을 확장하는 방안을 제안하였다.

  • PDF