• Proceedings of the KIEE Conference
• /
• 1988.07a
• /
• pp.414-417
• /
• 1988

신경회로를 모방한 병렬 아날로그-디지탈 변환기를 설계하고 광학적으로 구현하였다. 이 회로의 동작 원리는 주어진 입력 아날로그 값에 대해 출력 bit 들의 디지털 값을 동시에 추정하는 것으로 $2^{N}$ 단계의 구분을 위해서 N개의 단위 소자가 필요하다. 에너지 최소화 방법에 의해 설계된 신경망 아날로그-디지털 변환기와 비교해 볼 때 회로의 구조가 단순하고 출력이 회로의 초기 상태에 관계없이 주어진 입력에 의해 결정된다.

• The Journal of the Acoustical Society of Korea
• /
• v.17 no.7
• /
• pp.74-78
• /
• 1998

본 논문에서는 고속의 변환속도를 갖는 파이프라인드 방식과 저전력 특성을 갖는 축차 비교 방식 구조를 혼용하여 고속, 저전력 아날로그-디지털 변환기를 설계하였다. 제안 된 구조는 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기 에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하 도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL은 각각 ±0.5/±1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정 결과 SNR은 41dB를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14mW로 측정되었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.352-353
• /
• 2013

본 연구에서는 12bit 1MSps 연속 근사화 아날로그-디지털 변환기(Analog to Digital Converter : ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 0.18um 1Metal 6Poly CMOS 공정을 이용하였고, Cadence tool을 이용하여 시뮬레이션 및 레이아웃 하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 6mW였고, 입력 신호의 주파수가 100kHz 일 때, SNDR은 69.53dB, 유효 비트수는 11.26bit의 결과를 보였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1628-1629
• /
• 2007

1990년대에 이 전 건설된 발전소 및 기타 플랜트 자동제어시스템으로 거의 아날로그 연산방식 시스템이 적용되었다. 이제 장기간 사용으로 인한 수명감소와 고장률이 증가하는 추세에 있으므로, 기존 아날로그 제어시스템을 디지털 제어시스템으로 개조하는 사업이 추진되고 있다. 아날로그 제어시스템에 설정되어 있는 주요 파라미터들은 플랜트의 운전특성을 장기간 반영하여 이루어진 것이므로, 개조에 사용될 새로운 디지털제어시스템의 초기 파라미터 설정에 그대로 적용하면 개조후 시운전이 원활하고 튜닝 기간을 단축할 수 있다. 본 논문에서는 현재 진행하고 있는 급수펌프 구동터빈 제어시스템 개조 프로젝트에서 제어 파라미터를 구하는 과정 및 디지털 시스템에 구현할 내용들을 제시하였다.

• 한국해양학회지
• /
• v.30 no.2
• /
• pp.116-124
• /
• 1995

Marine, shallow seismic data have been acquired and processed by newly developed multi-channel(6 channel), PC-based digital recording and processing system. The digital processing system includes pre-processing, swell-compensation filter, frequency filter, gain correction, deconvolution, stacking, migration, and plotting. The quality of processed sections is greatly enhanced in terms of signal-to-noise ratio and vertical/horizontal resolution. The multi-channel, digital recording, acquisition and processing system proved to be and economical, efficient and easy-to-use marine shallow seismic tool.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.156-157
• /
• 2014

본 논문에서는 저전력 12비트 1MSps 연속 근사형 레지스터 아날로그-디지털 변환기를 제안한다. 제안하는 회로는 1.8V의 공급 전압에서 동작하며, Magnachip/SK Hynix $0.18{\mu}m$ CMOS 1Poly-6Metal 공정을 이용하여 설계하였다. 입력신호의 주파수가 100kHz일 때, 설계된 회로는 3.24mW의 낮은 소비전력 특성, $0.56mm^2$의 작은 칩 면적 특성, 70.03dB의 SNDR(Signal-to-Noise Distortion Ratio) 및 11.34비트의 ENOB(Effective Number of Bits) 특성을 보였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.293-294
• /
• 2014

본 논문에서는 MOS 커패시터를 이용하여 12비트 1MSps 연속 근사화 레지스터 아날로그-디지털 변환기(Successive Approximation Register Analog-to-Digital Converter, SAR ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 매그나칩/SK하이닉스 $0.18{\mu}m$ 공정을 이용하였으며, Cadence Tool을 이용하여 시뮬레이션 및 레이아웃을 하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 3.22mW였고, 유효 비트수는 11.5bit의 결과를 보였다.

• Electronics and Telecommunications Trends
• /
• v.10 no.1 s.35
• /
• pp.1-17
• /
• 1995

본 연구에서는 아날로그 CMOS IC 제조를 위한 CMOS 소자기술 및 수동소자 기술인, 다결정실리콘 저항과 다결정실리콘(I)/산화막/다결정실리콘(II) 구조를 가진 커패시터의 공정기술을 개발하였다. 아날로그 CMOS 공정기술은 디지털 CMOS 공정에서 다결정실리콘 저항과 커패시터 공정이 추가됨으로씨 발생할 수 있는 CMOS 소자특성의 변화를 최소화하는 데 중점을 두어 개발하였다. 최종적으로 개발된 $1.2\mum$ 아날로그 CMOS 공정을 이용하여 10 비트 ADC 및 DACIC를 제작한 후 정상적인 동작을 확인함으로써, $1.2\mum$ 아날로그 CMOS 공정에 의한 아날로그 IC 제작의 응용 가능성을 검증하였다. 개발된 $1.2\mum$ 아날로그 CMOS 공정은 향후 $0.8\mum$ 아날로그 CMOS IC 개발에 크게 기여할 것으로 기대된다.

• Electronics and Telecommunications Trends
• /
• v.9 no.1
• /
• pp.75-80
• /
• 1994

신경회로망을 아날로그 VLSI로 구현하는 것은 디지털 구현방법에 비하여 집적도와 신호처리 속도의 장점이 있는 반면에 아날로그 신호의 저장 방법, 시냅스를 구현한 곱셈기의 비선형성, 동작영역, zero offset, noise, gain의 변동등의 문제가 존재한다. 여기서는, 이러한 문제들이 신경회로망을 구현한 아날로그 회로에서 어떤 형태로 나타나는지 알아보았다. 위와 같은 비이상적 요인들이 신경회로망의 성능에 미치는 영향이 파악되면 보다 더 신뢰성을 갖는 신경회로망 chip을 설계/제작할 수 있을 것이다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.14 no.4
• /
• pp.21-27
• /
• 2014

The broadcasting of the analog TV was terminated in 2012 and was converted into the broadcasting of the digital TV, so methods for arrival of DAB(Digital Audio Broadcasting) are planned recently. Thus, with digitization of analog broadcasting and appearance of new service, it takes effort to improve efficiency of broadcasting frequency. T-DMB which came in 2005 uses existing analog TV band and its channel is allocated inefficiently in order to avoid interference between mutual services. However, the foundation which can afresh reorganize T-DMB channel is building up because the broadcasting of the analog TV was terminated. So, this paper proposes the method for national SFN composition of T-DMB considering existing local broadcasting in order to provide better service to users as well as improve efficiency of broadcasting frequency.