• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.10a
• /
• pp.232-234
• /
• 2017

In this research, the BLDC motor 2 axis controller was designed using a dual core processor. The controller used TMS320F28377D which is TI's latest dual-core DSP, and the BLDC motor was selected with the position of resolver having high reliavility and the speed sensor built-in type motor.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.10a
• /
• pp.339-342
• /
• 2010

최근 프로세서가 클럭 향상의 한계에 부딪힘에 따라, 프로세서의 성능을 향상시키기 위해 멀티 코어 기반의 병렬처리를 이용한 방법들이 제안 되고 있다. 본 논문은 여러개의 연산기를 한 명령어 사이클에 동시에 사용할 수 있는 MIMD(Multiple Instruction, Multiple Data) 구조를 가지며, Scratch Counter를 이용해 멀티 코어와 멀티 스레드의 작업을 할당하는 구조의 GP-GPU(General Purpose - Graphics Processing Unit)를 활용해 멀티 코어, 멀티 스레드 환경에서의 효율적인 픽셀 셰이딩 방법을 설계 하였다. 선형 안개 픽셀 셰이딩의 경우 싱글코어에서 18.3 FPS이며 4개의 멀티코어 GP-GPU에서는 4배가 증가한 73.2 FPS 결과를 얻었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.05a
• /
• pp.328-331
• /
• 2013

본 논문에서는 멀티코어 모바일 디바이스에서 최적의 스레드 구성을 측정하기 위해 이미지 코덱을 사용하여 다양한 환경에서 스레드 개수에 따른 인코딩 수행시간을 분석하였다. 인코딩은 Quantization을 사용하여 JPEG 파일들을 하나의 GIF 파일로 변환하는 기능을 수행하며, 듀얼코어와 쿼드코어 안에서 각각의 스레드 개수를 늘려가며 측정하였다. 듀얼코어에서는 스레드 4개였을 경우가 성능이 효율적이였으며, 쿼드 코어에서는 스레드 3개였을 경우가 성능이 효율적이였다. 분석 후 결론은 스레드 개수와 성능은 비례하는 것이 아니며 성능에 크게 영향을 미치지 않는 것으로 확인되었다. 코어와 I/O입출력의 성능 및 데이터 크기에 따라 적당한 스레드 개수를 정하여 사용하는 것이 효율적이다.

• Journal of IKEEE
• /
• v.17 no.4
• /
• pp.564-569
• /
• 2013

The current embedded devices are growing rapidly in the multi-core, and these demand fast boot time. But method of previous boot uses core only one. The method includes parallel techniques and modification of CPU Frequency policy. Parallel methods, after analyzing the Android boot process with analysis tool, applied to location where a lot of CPU operation. CPU Frequency policy is modified for high performance of core. The proposed method was applied to S5PV310 dual core and Exynos4412 quad core embedded system. As a result of the experiment, we found that the proposed method makes boot time fast about 20.71% and 31.34% in dual core and quad core environment as compared with the previous method.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.10 no.5
• /
• pp.539-548
• /
• 2015

In this paper, shared memory feature was developed in multi-core system with different OS for different processor-specific bus, while conducting an experiment on shared memory feature between the two processors based on embedded Linux system. For the purpose of developing shared memory in dual bus structure, memory controller was used, while managing shared memory segment through list data structure. For AMP multi-core test, Linux OS was installed in 2 processor cores. In addition, it verified the creation and use of shared memory by using kernel module implemented to test shared memory.

• Journal of Internet Computing and Services
• /
• v.11 no.4
• /
• pp.95-106
• /
• 2010

Recently multiple process communicate together. They share resource and information for cooperation in complicated programming environment. Kernel provides IPC (Inter -Process Communication) for communication with each other process. Shared Memory is a technique that many processes can access to identical memory area in the Linux environment. In this paper, we propose a performance improvement method of shared memory in the dual-core embedded linux system which is consist of different core and different operating system. We construct the MPC2530F (ARM926F+ARM946E) linux system and measure the performance therein. We attempt a performance enhancement in each CPU for each process which uses a shared memory.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.159-160
• /
• 2015

최근 초기 투자비용은 큰 반면 에너지 이용률은 낮은 UPS(Uninterruptible power supply)를 ESS(Energy storage system)로서 활용하는 하이브리드 ESS에 대한 관심이 커지고 있다. 하이브리드ESS는 비상시 중요부하에 공급할 최소 전력을 제외한 전력을 수요관리로 활용함으로써 UPS에 저장되어 있는 에너지를 비상전원 기능과 수요관리 기능으로 폭넓게 사용할 수 있는 시스템이다. 이 시스템을 구성하는 3개의 PCS를 통합 제어하기 위해 채택한 듀얼코어 기반의 고성능 MCU TMS320F28377D를 이용하면 많은 PWM, ADC포트는 물론 충분한 연산시간 확보가 가능하다. 본 논문에서는 제안하는 하이브리드 ESS의 구성에 대해 소개하고 사용된 제어기의 구조, 각 PCS들을 통합 제어하기 위해 사용한 듀얼코어 기반의 DSP TMS320F28377D에 대해 설명하고자 한다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.9 no.6
• /
• pp.703-709
• /
• 2014

In the AMP(Asymmetric Multiprocessing) based dual core using core-specific operating system in a single processor system, shared memory method is used to send data between processors in dual core. To used shared memory in different operating systems, there is a problem of needing to solving the issue of message communication and synchronization between the two operations systems. In this paper, separate memory controller was used for data sharing between different processor cores in dual core environment. This controller can designate two slave ports to allow simultaneous access from two processors, and in the case of process data simultaneously by two processors, priority order of slave ports is determined through memory mediator. When sending data from A to B processor, SRAM area was logically separated into 8 pages. It allowed using memory area from multiple processes with the size of 4KByte per page, and control register with the size of 4Byte was used to discern the usability of current page.

• Journal of Korean Electronics
• /
• v.25 no.7
• /
• pp.45-46
• /
• 2005

• Journal of Korean Electronics
• /
• v.26 no.7
• /
• pp.46-47
• /
• 2006