• Proceedings of the KIEE Conference
• /
• 2001.07b
• /
• pp.965-967
• /
• 2001

전원 측 전압강하/상승 (Voltage sag/swell)을 보상하기 위한 동적전압보상기(Dynamic Voltage Restorer)등의 직렬 보상기에서 스위칭으로 인한 인버터 출력전압의 맥동(ripple)을 제거하기 위해 LC 필터가 사용된다. 본 논문에서는 LC 필터에서 커패시터의 전압을 상태 궤환을 이용하여 제어하는 알고리즘을 제시한다. LC 필터의 이산시간 상태 방정식을 구한 후, 궤환 이득값을 구하는 과정이 z-평면에서 이루어진다. 그리고, 제어기의 계산지연을 고려하여, 상태 관측기를 설계한다. 제안된 제어기는 기존 직렬보상기와 달리 전류 센서를 필요로 하지 않기 때문에 경제적인 이점을 가지게 된다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.2
• /
• pp.117-123
• /
• 2005

The cutoff frequency of a LC output filter for Dynamic Voltage Restorers (DVR) limits the control bandwidth of a DVR system while it attenuates the inverter switching ripples. For a selected cutoff frequency of a LC output filter, infinite number of L-C combinations is possible. Although different L-C combination has different filter characteristics, the filter design on L-C combination has been depended on field experiences without clear analysis. This paper proposes a design criterion and design examples for the L-C filter combination considering the control characteristics and the size of DVRs. An experimental DVR system based on the proposed LC output filter design methodology is built and tested.

• Proceedings of the KIPE Conference
• /
• 2006.06a
• /
• pp.216-218
• /
• 2006

본 논문에서는 연료전지용 듀얼 부스트 컨버터의 전압제어루프의 피드백 루프에 디지털 필터를 도입하여 부하에 의해 발생하는 출력전압의 저고조파 리플성분을 제거한 측정값을 사용함으로써 입력전류의 저고조파 리플을 제거하고, 전류제어루프에 predictive deadbeat 제어기법을 적용하여 제어주기와 제어알고리듬 계산에 의한 시간적 지연에 의해 발생되는 동적응답특성의 저하를 최소화한다. 센서를 사용하는 대신 연료전지 스택에 공급되는 수소와 공기의 압력과 스택의 출력전류에 결정되는 연료전지의 전압-전류 특성곡선을 이용하여 부스터 컨버터의 입력전압을 계산하고 전류를 제어함으로써 연료전지 시스템의 성능을 최적화한다.

• Proceedings of the KIPE Conference
• /
• 2008.06a
• /
• pp.253-255
• /
• 2008

상태 공간 평균화법을 이용한 단상 인버터의 동적 모델링을 통해 제어 특성을 해석하고, 계통 연계시 인버터 출력 전압, 계통 임피던스, 계통 전압의 관계를 분석하여 시스템의 유효 전력과 무효 전력 흐름의 특성을 파악 하였다. 본 논문에서는 DQ 기반 전력제어 방법을 제안하였고 이를 근거로 전력 제어기를 설계하였다. 시뮬레이션을 통해 제안한 전력 제어 알고리즘의 타당성과 유용성을 검증하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.2
• /
• pp.541-551
• /
• 1996

This study develops the real time ULTC(Under Load Tap Changer) control strategy with LDC setting values moved dynamically using artificial neural networks. The suggested strategy can improve the ULTC voltage compensation capability by building 2 types of neural networks, ANNs and ANNg. ANNs recognizes the uncompensated MTr sending voltage change caused by the receiving voltage variation. And ANNg dynamically determines the most appropriate ULTC setting valtage chanbe caused by the receiving voltage variation. And ANNg dynamically determines the most appropriate ULTC setting values by recognizing the voltage level obtained from ANNs, and the section load pattern for each time period. In order to evaluate the suggested approach, the ULTC voltage compensation strategy are simulated on a 8 feeder distribution system. Artificial neural networks developed in this study are implemented in FORTRAN language on PC 386.

• Proceedings of the KIEE Conference
• /
• 2006.07a
• /
• pp.442-443
• /
• 2006

본 논문에서는 현재 전류원 HVDC로 연계되어있는 제주-해남 전력계통을 전압원 HVDC로 대체하였을 경우 동특성을 분석한 내용에 대해 기술하고 있다. 동적특성분석을 위해 EMTDC를 이용한 시뮬레이션모델을 개발하고 전압원 HVDC가 일정조류제어와 주파수제어를 수행할 때 유무효전력의 제어특성을 분석하였다. 전압원 HVDC 시스템은 전류원 HVDC와는 달리 컨버터 자체로 유무효전력을 독립적으로 제어할 수 있어 동기조상기와 캐패시터뱅크 같은 무효전력보상설비를 필요로 하지 않는다. 본 연구결과는 향후 전압원 HVDC 시스템의 설치를 검토할 때 활용 가능할 것으로 보인다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.7 no.6
• /
• pp.1283-1290
• /
• 2003

Recently, PWM Buck AC-AC Converter is widely employed in various industrial applications such as voltage and power regulator, electronic transformer, phase shifter and so on. This paper presents static and dynamic modeling and complete characteristic analysis of a PWM Buck AC-AC converter. Firstly, the three phase converter system is modelled by using DQ transformation whereby we can obtain basic characteristic equations such as voltage gain and power factor as well as state equation and transfer function for control. Secondly, based on the analysis, the feedforward-feedback control technique is also proposed to obtain instantaneous duty level change whereby very fast dynamic response is achieved. Finally, the experimental results show the validity of the modeling, analysis and control.

• Journal of KIISE:Computer Systems and Theory
• /
• v.33 no.9
• /
• pp.658-665
• /
• 2006

In these days, the demand of users to extend available period of mobile systems is increased according as the functions of mobile systems have been varied and the use of multimedia application has been increased. This paper proposes an integrated power management framework that considers executed workload types for effective energy management. The conventional methods use DVFS technique for CPU and DPM technique for WNIC separately or simply combine them based on the assumption that they are orthogonal one another. However, the proposed mechanism determines the kind of workload under analysis of the characteristics of workloads incoming through a WNIC. The proposed method can reduce energy consumption of system level effectively by controlling CPU and WNIC to proper power mode based on analyzed characteristics of workload. The experimental result shows the proposed method reduces energy consumption by 9% for BE (Best Effort) workload, CBR (Constant Bit Rate) workload, and Interactive workload on average and by 16% to maximum when compared with the conventional methods which simply combine DVFS technique for CPU and DPM technique for WNIC.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.35D no.6
• /
• pp.28-36
• /
• 1998

We have proposed a new non-inverting SOI buffer circuit for the high speed operation at low supply voltage. The body biases of main MOS devices in the proposed circuit are controlled dynamically via subsidiary MOS device connected efficiently to the body terminal. We showed current derivability of the body controlled devices obtained by device simulation and compared with that of conventional SOI devices. Delay time characteristics of the buffer circuit were analyzed by SPICE simulation and compared with those of conventional SOI CMOS buffer circuits. Delay time reduction of the SOI buffer over conventional SOI CMOS buffer with same area is about 36 % at $V_{S}$=1.2 V and $C_{L}$=2 pF. pF.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.88-89
• /
• 2013

본 논문은 영구자석 동기전동기의 동적 특성 개선과 토크 리플 저감 기법을 제안한다. 제안하는 방법은 영구자석 동기전동기의 인가전압과 토크의 관계를 수학적인 분석을 통해 유효 벡터 인가 시간을 결정하는 기법이다. 결정된 유효벡터 인가 시간과 동기전동기의 토크 오차와의 관계를 이용하여 최종적인 지령전압벡터를 계산한다. 계산된 지령전압벡터는 영구자석 동기전동기의 빠른 응답성과 우수한 정상상태 특성을 보인다. 시뮬레이션을 이용하여 제안하는 영구자석 동기기 토크 제어 알고리즘의 타당성을 확인한다.