• 전기전자학회논문지
• /
• 제5권2호
• /
• pp.153-163
• /
• 2001

전기 임피던스 단층촬영법은 물체 표면의 전극을 통하여 전류를 주입하고 유기된 전압을 측정한 후, 물체 단면의 저항을 분포를 복원하는 기법이다. 본 논문에서는, 대상물체의 저항을 값의 분포가 급변하는 상황에 대한 동적 전기저항 단층활영법을 제안하였다. 특히, 복원 성능을 개선하기 위하여 물체 내부의 구조를 전극으로 사용하였으며, 비 선형 역문제를 상태 추정문제로 설정하여 확장 칼만필터를 이용하여 상태변수(저항율)를 추정하였다. 또한 역문제의 부정치성을 완화시키기 위하여 수정된 Tikhonov 조정기법을 비용함수에 도입하였다. 제안된 알고리즘의 성능을 분석하기 위해 컴퓨터 시뮬레이션을 수행했으며, 기존의 방법들에 비해 개선된 결과를 얻었다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.58-68
• /
• 2006

본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.