• 전력전자학회논문지
• /
• 제6권6호
• /
• pp.556-563
• /
• 2001

본 논문에서는, 기존의 PWM 방식의 컨버터와 공진형 컨버터의 단점을 보완하면서 이들의 장점을 가지는 새로운 형태의 ZCT 벅 컨버터를 소개한다. 제안한 회로는 기존의 벅 컨버터에 보조화를 추가하여 주 스위치와 다이로드의 스위칭천이 순간에만 소프트 스위칭 조건을 제공함으로써 전체적인 동작은 벅 컨버터와 동일하게 된다. 아울러 보조회로에서의 부가적인 손실은 존재하지 않는다. 본 논문에서는 제안된 회로의 동작을 분석하고 이를 바탕으로 보조회로에서의 소자값 결정에 도움이 되는 설계 방식을 제공한다. 또한 제안한 회로의 동작 및 유용성을 확인하기 위하여 실험을 행하였다.

• 전력전자학회논문지
• /
• 제11권2호
• /
• pp.149-158
• /
• 2006

본 논문에서는 기존에 널리 사용되는 펄스폭 변조 (Pulse width modulation : PWM) 방식의 컨버터와 공진형 컨버터의 장점을 활용하고 단점을 보완할 수 있는 새로운 형태의 영전류 천이형 (Zero current transition : ZCT) 부우스트 컨버터를 제안한다. 제안한 회로는 기존의 PWM 부우스트 컨버터에 보조회로를 추가하여 주 스위치와 출력 다이오드의 스위칭 천이 순간에만 소프트 스위칭 조건을 제공함으로써 전체적인 동작은 기존의 부우스트 컨버터와 크게 차이가 없도록 하였다. 아울러, 보조회로에서의 부가적인 손실 역시 존재하지 않으므로 해서 고효율이 가능하게 된다. 본 논문에서는 제안한 회로의 동작을 분석하고 이를 바탕으로, 보조 회로의 소자값 결정에 도움이 되는 설계방식을 제공한다. 또한, 실험을 통하여 제안한 회로의 동작 원리 및 유용성을 검증하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.381-381
• /
• 2013

유기물/무기물 나노복합체를 사용한 비휘발성 메모리 소자는 낮은 공정 가격 및 높은 유연성 때문에 많은 연구가 진행되고 있다. 그러나 나노복합체를 사용한 비휘발성 메모리 소자의 형성 및 전기적 특성에 대한 연구는 많지만, 나노 입자가 포함된 고분자층을 이용한 플렉서블 유기 메모리 소자의 전기적 특성 및 동작 메커니즘에 대한 연구는 미미하다. 이 연구에서는 나노입자와 고분자가 혼합된 나노복합체를 유연성 있는 indium-tin-oxide (ITO)가 코팅된 polyethylene terephthalate (PET) 기판 위에 형성하여 비휘발성 메모리 소자를 제작하여 유연성 있는 기판이 휘어짐에 따른 전기적 특성과 기억 메커니즘을 설명하였다. 나노입자가 포함된 고분자층은 스핀코팅 방법을 이용하여 쉽게 형성한 후, 그 위에 금속 마스크를 사용하여 상부 Al 전극을 형성하였다. Al/나노입자가 포함된 고분자층/ITO/PET 메모리 소자의 전류-전압 (I-v) 특성에서 낮은 전도도와 높은 전도도를 갖고 있는 쌍안정성 동작을 관측할 수 있었다. 같은 조건에서 나노입자가 포함되지 않은 메모리 소자를 제작하여 측정한 I-V 특성은 쌍안정성 동작이 일어나지 않은 것을 관측하였다. 실험적 결과를 바탕으로 나노입자가 쌍안정성을 일으키는 메모리 저장 물질임을 확인할 수 있었다. 유연성 있는 기판의 휘어짐에 따른 I-V 특성과 스트레스에 의한 전도도 상태 유지 능력 측정을 수행하여 기판 휘어짐에 따른 전기적 특성과 안정성이 변화되는 것을 관측하였다. 측정된 I-V와 스트레스에 의한 전도도 상태 유지 능력 측정 결과를 기반으로 기억 메커니즘과 기판의 휘어짐에 따른 안정성을 설명하였다.

• 한국정보통신학회논문지
• /
• 제16권11호
• /
• pp.2495-2502
• /
• 2012

이 논문은 전하펌프를 추가하여 루프필터에서 공정에 따라 값이 크게 변하는 저항을 없앤 새로운 구조의 위상고정루프를 보여준다. 두 번째 전하펌프가 기존의 루프 필터 저항 역할을 하도록 하였다. 두 개의 전하펌프 출력은 공정 변화에 같은 방향으로 움직이므로 위상고정루프의 동작이 공정 변화 영향을 적게 받게 된다. 공정 조건(SS/TT/FF)에 따른 시뮬레이션 결과는 제안된 구조가 공정 변화에 무관하게 동작함을 보여주고 있다. 제안된 구조는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.

• 한국광학회지
• /
• 제7권4호
• /
• pp.375-385
• /
• 1996

본 연구에서는 InGaAsP/InP RWG MQW-LD를 제작하기 앞서 이론해석으로부터 RWG MQW-LD의 도파로규격에 따른 측방향 유효굴절율차와 index-guided LD로 동작하는 임계 유효굴절율차의 값, 그리고 이러한 굴절율차에 따른 측방향에서의 단일모드 발진조건과 임계전류를 최소로 하기 위한 ridge 폭을 구하여 도파로를 설계하였다. 이론해석으로 부터는 순수한 index-guided LD로 동작하기 위한 측방향 임계 유효굴절율차 값은 일반적인 bulk층 보다는 약 2배 정도 큰 값인 약 0.015이었으며 도파로 설계에 있어서는 유효굴절율차가 0.015이며 측방향단일모드로 동작하기 위해서는 ridge 폭은 약 4.mu.m이하가 되어야 함을 알 수 있었다. 그리고 이때 임계전류값이 최소가 됨을 지적하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.407-409
• /
• 2015

가우시안 혼합 모델(GMM)과 배경 차분 기법을 이용한 이동 객체 검출(MOD) 알고리듬을 하드웨어로 구현하였다. 구현된 MOD 프로세서는 EGML(Effective Gaussian Mixture Learning)을 기반으로 배경을 생성하고 업데이트하며, EGML 계산 일부의 근사화를 통해 하드웨어 복잡도를 줄였고, 파이프라이닝 기법을 통해 동작속도를 개선하였다. 또한 가우시안 파라미터들을 가변시킬 수 있도록 함으로써 다양한 조건에서 이동 객체 검출 성능이 향상되도록 구현하였다. 설계된 회로는 FPGA-in-the-loop방식으로 하드웨어 동작을 검증하였으며, XC5VSX95T FPGA 디바이스에서 최대 109 MHz의 클록 주파수로 동작 가능한 것으로 평가되었다.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.59-65
• /
• 1998

본 논문에서는 트랜스컨덕턴스 특성을 개선한 새로운 CMOS Rail-to-Rail 입력단 회로를 설계하였다. 회로 모의 실험기 HSPICE를 통해서 새로운 입력단 회로의 동상 입력 전압 범위에 대한 새로운 회로의 성능을 검증하였다. 새로운 입력단 회로는 기존의 Rail-to-Rail 입력단 회로에 동상 입력 전압에 따라서 동작조건이 변하는 4개의 입력 트랜지스터와 4개의 전류원/싱크를 추가함으로써 구성된다. 새로운 입력단 회로는 두 차동 회로 중에서 어느 한 회로만이 동작하는 영역에서는 신호증폭에 기여하는 트랜지스터의 DC 전류양에는 영향을 미치지 않는 반면, 두 차동 회로가 모두 동작하는 영역에서는 신호증폭에 기여하는 트랜지스터의 DC 전류양을 1/4로 감소시킨다. 그 결과 새로운 입력단 회로는 강반전 영역에서 전 동상 입력 전압 범위에 걸쳐 거의 일정한 트랜스컨덕턴스 특성과 단일 이득 주파수 특성을 보이며 전 동상 입력 전압 범위에 대해서 최적의 주파수 보상을 가능하게 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.201-201
• /
• 2010

DRAM (dynamic random access memory)은 하나의 트랜지스터와 하나의 캐패시터의 구조 (1T/1C)를 가지는 구조로써 빠른 동작 속도와 고집적에 용이하다. 하지만 고집적화를 위해서는 최소한의 캐패시터 용량 (30 fF/cell)을 충족시켜 주어야 한다. 이에 따라 캐패시터는 stack 혹은 deep trench 구조로 제작되어야 한다. 위와 같은 구조로 소자를 구현할 시 제작공정이 복잡해지고 캐패시터의 집적화에도 한계가 있다. 이러한 문제점을 보완하기 위해 1T-DRAM이 제안되었다. 1T-DRAM은 하나의 트랜지스터로 이루어져 있으며 SOI (silicon-on-insulator) 기판에서 나타나는 floating body effect를 이용하여 추가적인 캐패시터를 필요로 하지 않는다. 하지만 SOI 기판을 이용한 1T-DRAM은 비용측면에서 대량생산화를 시키기는데 어려움이 있으며, 3차원 적층구조로의 적용이 어렵다. 하지만 다결정 실리콘을 이용한 기판은 공정의 대면적화가 가능하고 비용적 측면에서 유리한 장점을 가지고 있으며, 적층구조로의 적용 또한 용이하다. 본 연구에서는 ELA (eximer laser annealing) 방법을 이용하여 비정질 실리콘을 결정화시킨 기판에서 1T-DRAM을 제작하였다. 하지만 다결정 실리콘은 단결정 실리콘에 비해 저항이 크기 때문에, 메모리 소자로서 동작하기 위해서는 높은 바이어스 조건이 필요하다. 게이트 산화막이 얇은 경우, 게이트 산화막의 열화로 인하여 소자의 오작동이 일어나게 되고 게이트 산화막이 두꺼울 경우에는 전력소모가 커지게 된다. 그러므로 메모리 소자로서 동작 할 수 있는 최적화된 게이트 산화막 두께가 필요하다. 제작된 소자는 KrF-248 nm 레이저로 결정화된 ELA 기판위에 게이트 산화막을 10 nm, 20 nm, 30 nm 로 나누어서 증착하여, 전기적 특성 및 메모리 특성을 평가하였다.

• 한국수소및신에너지학회논문집
• /
• 제12권3호
• /
• pp.157-167
• /
• 2001

Metal hydride올 이용하는 냉방시스템은 다른 냉방시스템과 비교하여 환경 친화적이며 Clean technology라는 장점이 있다. 이러한 시스템 중에 최근에 많은 연구가 진행중인 Electric Compressor로 수소의 이동이 제어되는 Compressor-Driven Metal Hydride Heat Pump(CDMHHP)은 폐열원의 온도에 의해 제어되는 시스템에 비하여 cooling power가 크다는 장점과 함께 단속적인 냉방이 아닌 2개의 함금쌍으로도 연속적인 냉방이 가능하다는 장점이 있다. 본 연구에서는 이러한 CDMHHP system의 동작특성을 분석하기 위해서 2개의 반응관에 고용량과 solping 특성이 매우 우수한 $Zr_{0.9}Ti_{0.1}Cr_{0.55}Fe_{1.45}$ Laves phase metal hydride을 장입하여 시스템을 구성하고 cycle time, surrounding temperature, 장입 수소량, 수소이동량등의 동작조건을 최적화 한 결과 최대 cooling power가 251 kcal/kg-alloyh의 우수한 성능을 보였다.

• 전자공학회논문지SC
• /
• 제45권4호
• /
• pp.1-10
• /
• 2008

본 논문에서는 비동기 순차 머신의 교정 제어 문제를 다룬다. 교정 제어는 머신의 동작을 주어진 모델의 동작과 일치시키도록 하는 모델 매칭을 실현하는 제어를 말한다. 본 논문의 주요 목적은 비동기 순차 머신이 추종해야 하는 모델의 형태가 비결정적일 때, 즉 여러 개의 결정적 모델의 합으로 주어질 때 교정 제어기를 설계하는 일이다. 본 논문에서는 먼저 비동기 순차 머신을 위한 교정 제어 시스템의 형태와 동작 원리를 설명하고 비결정 모델의 표현 방법을 제안한다 또한 교정 제어기 존재 조건을 표현하기 위해서 비동기 순차 머신과 비결정적 모델에 대한 도달가능성을 분석하고 예제를 통해서 분석 방법을 검증한다.