• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.195-196
• /
• 2012

본 논문에서는 저가형 고효율의 탭인덕터 벅-부스트 마이크로 인버터를 제안한다. 제안하는 인버터는 정상상태 연속모드(CCM)에서 단상전력계통에 고역률의 정현파전류를 공급할 수 있는 새로운 구조이다. 강압시에는 벅모드로 동작하며, 승압시에는 탭인덕터 부스트 모드로 동작한다. 정류형태의 전류를 2차측에 공급하면, 낮은 주파수를 사용하는 전파정류 인버터가 고역률의 교류 파형으로 변환한다. 벅부스트에 탭인덕터를 적용함으로써 권선비에 따른 시비율을 조절할 수 있어 극단적인 승압시에도 벅부스트의 도통을 적절히 유지할 수 있다. 제안하는 인버터는 정상상태 연속모드(CCM)에서 PSIM을 통해 시뮬레이션을 하여 증명하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.05a
• /
• pp.493-496
• /
• 2007

최근의 프로그램들은 크기가 커지고 기능이 복잡해짐에 따라 모듈화된 구조를 지니고 있다. 프로그램 모듈화는 프로그램의 설계, 제작, 유지보수, 코드의 재사용 부분에서 많은 장점을 가지며 라이브러리라는 개념을 통해 이루어진다. 현재 임베디드 기기를 위한 가상기계인 EVM은 라이브러리 개념의 모듈화를 지원하고 있지 않다. EVM에서 동작하는 프로그램의 모듈화를 도입하기 위해선 라이브러리를 나타내는 아카이브 파일 포맷이 요구되며, 아카이브 파일을 다루기 위한 아카이버와 링커 등의 도구가 필요하다. 본 논문에서는 EVM 프로그램의 모듈화를 위한 아카이브 파일 포맷을 설계하였다. 본 논문의 아카이브 파일 포맷은 유사한 개념의 아카이브 파일 포맷을 분석하여 기본구조를 설계하였으며, EVM 환경에 필요한 특징을 반영하였다. 아카이브 파일 포맷의 설계를 통하여 추후 EVM에서 동작하는 프로그램을 라이브러리화할 수 있는 기반을 만들었다. 이를 바탕으로 프로그램 모듈화를 완성할 것이다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.8 no.6
• /
• pp.25-32
• /
• 1971

The super turn style bat-wing antenna which are used wide over the world has omnidireclionality, wide band frequency characteristics and etc. Nevertherless its practical mechanism is unknown. In this paper, the current distribution eqiiations of bat wing antenna which have close relations with the above mechanism are introduced and the coefficients are shown to be calculable by confuter.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.414-415
• /
• 2015

최근 대용량 전압형 컨버터 분야에서는 기존 전압형 컨버터에 비해 용량 증대, 고조파 저감 등이 용이한 Modular Multi-level Converter 토폴로지가 주요 관심사가 되고 있다. 이러한 새로운 컨버터 토폴로지는 대용량 컨버터가 요구되는 HVDC 기술을 시작으로 여러 분야에 적용되고 있으며, 전압형 컨버터를 사용하는 STATCOM에서도 이 토폴로지를 적용한 MMC STATCOM이 전력 시장에 등장하고 있다. MMC STATCOM을 제어하기 위한 제어 시스템은 기존 MMC HVDC와 유사하게 기능 및 제어 수준에 따라 계층적으로 구성된다. 이중 Phase 제어기는 실제 컨버터를 동작하기 위한 Valve Based Electronic (VBE)로써 MMC를 구성하는 각 submodule들이 어떻게 동작해야 하는지에 대한 지령을 생성하는 제어기이다. 본 논문에서는 당사에서 개발하고 있는 MMC STATCOM에 적용하기 위한 Phase 제어기를 소개하고 H/W 개발, F/W 개발 등에 대해 기술하였다.

• Annual Conference on Human and Language Technology
• /
• 2002.10e
• /
• pp.139-146
• /
• 2002

본 논문에서는 한국어의 대등접속의 구문분석 문제를 다룬다. 이를 전체 문장의 구문분석 기법에 기반하도록 하여, 문장 전체에 대한 분석 결과를 가장 좋게 하는 대등접속 구조가 선정되도록 하였다. 본 기법의 특징으로는 구간 분할 기법에 기반하여 대등접속 구조 후보의 수의 감소가 가능하게 되기 때문에 구문분석의 안정화를 얻게 되었다. 또한 전체 구문분석기에서 한 부품으로 동작함으로써 전체 문장 구조가 올바른 대등구조를 선택할 수 있게 되어, 보다 전역적인 정보의 이용에 의한 분석이 되었다. 선접속부와 후접속부 간의 구조 및 어휘적 유사성, 평행연결의 이용 등은 본 기법의 또 다른 특징으로 볼 수 있다. 실험결과 정상적인 문장의 대등접속에 대한 분석에서 매우 효과적으로 동작함을 관찰하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.10a
• /
• pp.250-252
• /
• 2017

블록암호 국제표준 AES(Advanced Encryption Standard), 국내표준 ARIA(Academy, Research Institute, Agency) 및 국제표준 해시함수 Whirlpool을 통합 하드웨어로 구현하였다. ARIA 블록암호와 Whirlpool 해시함수는 AES와 유사한 구조를 가지며, 본 논문에서는 저면적 구현을 위해서 하드웨어 자원을 공유하여 설계하였다. Verilog-HDL로 설계된 ARIA-AES-Whirlpool 통합 보안 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였고, $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과 20 MHz의 동작 주파수에서 71,872 GE로 구현되었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.10a
• /
• pp.164-166
• /
• 2016

PRESENT/ARIA/AES의 3가지 블록 암호 알고리즘을 지원하는 암호 프로세서를 MPW(Multi-Project Wafer)칩으로 구현하였다. 설계된 블록 암호 칩은 PRmo(PRESENT with mode of operation) 코어, AR_AS(ARIA_AES) 코어, AES-16b 코어로 구성된다. PRmo는 80/128-비트 마스터키와, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원한다. 128/256-비트 마스터키를 사용하는 AR_AS 코어는 서로 내부 구조가 유사한 ARIA와 AES를 통합하여 설계하였다. AES-16b는 128-비트 마스터키를 지원하고, 16-비트 datapath를 채택하여 저면적으로 구현하였다. 설계된 암호 프로세서를 FPGA검증을 통하여 정상 동작함을 확인하였고, 0.18um 표준 셀 라이브러리로 논리 합성한 결과, 100 KHz에서 52,000 GE로 구현이 되었으며, 최대 92 MHz에서 동작이 가능하다. 합성된 다중 암호 프로세서는 MPW 칩으로 제작될 예정이다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.10a
• /
• pp.155-157
• /
• 2016

한국 표준 블록암호 알고리듬 ARIA(Academy, Research Institute, Agency)와 미국 표준인 AES(Advanced Encryption Standard) 알고리듬은 128-비트 블록 길이를 지원하고 SPN(substitution permutation network) 구조를 특징으로 가져 서로 유사한 형태를 지닌다. 본 논문에서는 ARIA와 AES를 선택적으로 수행하는 ARIA-AES 통합 프로세서를 효율적으로 구현하였다. Verilog HDL로 설계된 ARIA-AES 통합 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였고, $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 100KHz의 동작주파수에서 합성한 결과 39,498 GE로 구현되었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1599-1602
• /
• 2010

가상화 기법은 PDA, 스마트 폰과 같은 임베디드 시스템에서 다양한 운영체제와 응용 프로그램들을 제공할 수 있게 한다. 그러나 임베디드 시스템은 매우 제한된 컴퓨팅 자원을 갖고 있기 때문에 많은 수의 가상 머신을 동작하기 어렵다. 특히, 프로세스 동작에 필수적인 메모리 공간의 부족은 반드시 해결되어야 하는 문제이다. 데스크탑과 같은 시스템은 페이지 스왑을 통해 이를 해결하지만, 디스크가 없는 임베디드 시스템은 해결이 쉽지 않다. 본 논문은 메모리 공간 부족 문제를 해결하기 위해 불필요한 메모리 공간의 압축을 이용한 여유 공간의 추가 확보 기법을 제안한다. 페이지 압축을 통해 페이지 스왑하는 것과 유사한 효과를 얻을 수 있게 한다. 이는 가상화로 인한 메모리 분할과 불필요한 프로세스의 메모리 상주 등의 이유로 인한 임베디드 시스템 가상화 환경에서의 메모리 부족 문제를 해결할 수 있다. 본 논문은 기능 구현에 앞서 임베디드 시스템과 가상화 환경에 맞춘 메모리 압축 스왑 기법을 디자인한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.05a
• /
• pp.23-25
• /
• 2023

본 논문에서는 FPGA 를 활용하여 radix-2 Fast Fourier Transform(FFT) 알고리즘을 빠르고 효율적으로 구현하는 연구에 대해 기술한다. 본 논문에서 zybo z7-20 FPGA 를 사용하여 Processing System(PS)에서만 동작하는 구현과 Programmable Logic(PL)에서 동작하며 파이프라인과 병렬처리를 사용한 FFT 구현 결과를 비교한다. 또한 유사한 논문과의 결과 비교를 통해 본 구현 방법의 연산 시간 및 리소스 사용의 효율성을 분석한다.