• 제목/요약/키워드: 동기클럭

검색결과 184건 처리시간 0.024초

위성시각 동시측정에 의한 웹기반 슬레이브클럭 시스템 (A web-based remote slave clock system by common-view measurement of satellite time)

  • 김영범
    • 한국통신학회논문지
    • /
    • 제29권12B호
    • /
    • pp.1037-1041
    • /
    • 2004
  • 본 논문에서 위성신호를 매개로 원격지의 로컬클럭이 기준신호에 동기되는 새로운 개념의 슬레이브를럭 시스템을 제안하였으며 이 방식에 의한 실용화 가능성을 확인하였다. 새로이 제시하는 방식은 단계적인 물리계층에 의해 동기되던 기존의 방식에 비해 모든 슬레이브 국소들이 동일한 계위의 품질로 유지될 수 있는 등의 여러 가지 구조적인 장점을 지니고 있다. 슬레이브클럭 시스템의 측정결과 10-12 수준의 주파수정확도를 유지하였으며 ITU-T의 권고(G.811)를 만족하는 MTIE 특성을 보여주었다. 현재 전체적으로 자동화기능을 갖는 초기모델이 구현되었으며 가까운 시일 내에 상용화연구를 통해 통신망 동기용 노드클릭으로 사용될 수 있으리라 기대한다.

새로운 구조의 적응형 위상 검출기를 갖는 Gbps급 CMOS 클럭/데이타 복원 회로 (Giga-bps CMOS Clock and Data Recovery Circuit with a novel Adaptive Phase Detector)

  • 이재욱;이천오;최우영
    • 한국통신학회논문지
    • /
    • 제27권10C호
    • /
    • pp.987-992
    • /
    • 2002
  • 본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.

인터넷 기반 분산 환경에서 시각 동기를 위한 임베디드 시스템 (An Imbedded System for Time Synchronization in Distributed Environment based on the Internet)

  • 황소영;유동희;이기준
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제11권3호
    • /
    • pp.216-223
    • /
    • 2005
  • 컴퓨터 클럭은 자체의 불안정한 요소, 물리적 특성, 외부 환경의 요인, 사용자의 개입 및 시스템의 오류 요소로 인해 정확도와 안정도에 한계를 갖는다. 따라서 정밀한 시각 관련 처리가 필요한 시스템의 경우 표준 시각에의 동기화가 요구된다. 시각 동기의 목적은 분산 처리 시스템 상에 전역 시각 기저를 제공하는데 있다. 일단 이러한 시각 기저가 존재하게 되면, 분산 시스템 상에서 처리되는 일련의 작업들은 시각을 바탕으로 제어가 가능하기 때문이다. 본 논문은 인터넷 기반 분산 환경에서 시각 동기를 위한 임베디드 시스템의 설계 및 구현에 대해 제시한다. 시스템은 참조 시각원으로 GPS(Global Positioning System)를 사용하고, NTP(Network Time Protocol)를 통해 표준시(UTC: Universal Time Coordinated)를 제공함으로써 분산 시스템의 시각 동기를 이룬다. 이를 위해 안정적인 시각 유지 및 정확하고 정밀한 표준 시각 제공 요건을 만족하는 클럭 모델을 설계, 적용하였다. 네트워크 관리를 위해SNMP(Simple Network Management Protocol) 기반 private MIB(Management Information Base)를 정의하였고, 전체 시스템의 구현 및 성능 평가 결과도 제시하였다.

무선 네트워크 제어 시스템을 위한 클럭 동기화 메커니즘 (A Mechanism of Clock Synchronization for Wireless Networked Control System)

  • 트렁홉도;전문길;유명식
    • 한국통신학회논문지
    • /
    • 제38B권7호
    • /
    • pp.564-571
    • /
    • 2013
  • 최근 무선 네트워크 기술이 많이 발전됨에 따라 많은 단말과 애플리케이션들은 무선 네트워크를 기반으로 연구되고 있다. 무선 네트워크는 유선 네트워크에 비해 편의성, 유동성, 확장성과 저렴한 가격으로 인하여 많이 사용되고 있지만, 안정성이 떨어지므로 실시간 제어시스템에서의 적용은 제한적이다. 무선 제어시스템에 있어서 가장 중요한 것은 클럭 동기화이다. 비록 기존 유선 네트워크와 무선 네트워크에서 많은 동기화 기법들이 제안 되었지만, 이러한 기법들은 무선 제어 시스템에 직접적으로 적용하기에는 부적절하다. 이에 본 논문에서는 무선 제어 시스템에서의 동기화 문제를 제기하고, 무선 네트워크의 특성들을 이용하여 클럭 동기화 기법을 제안하였다. 이와더불어 제안 알고리즘의 성능 분석을 위한 모의실험을 수행하였고, 기존 동기화 기법과 제안한 기법을 패킷 손실과 패킷 손실을 제외한 환경에서 비교 분석하였다.

ELGS 기법을 이용한 FLEX 디코더용 심볼 동기회로 설계 (Design of Symbol Synchronizer for FLEX Decoder Based on ELGS Technique)

  • 이태응;강민섭
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 추계종합학술대회 논문집
    • /
    • pp.1033-1036
    • /
    • 1998
  • 본 논문은 FLEX 디코더에서 필요한 심볼 클럭을 생성하기 위한 심볼 동기 알고리즘을 제안하고, 제안한 알고리즘을 기본으로 한 심볼을 동기회로의 설계에 관한 것이다. 제안한 알고리즘은 조-만 게이트 동기 (ELGS:Early-Late Gate Synchronization)기법을 이용하고 있다. VHDL(VHSIC Hardware Description Language)로 설계된 심볼 동기회로는 Synopsys 툴을 이용하여 기능레벨의 시뮬레이션을 수행하였고, Altera MAX+plus II를 이용하여 타이밍 분석을 수행하였다. 실험 결과로부터 Source unit와 FLEX 디스코더와의 시스템 동기가 정확히 이루어짐을 확인하였다.

  • PDF

MPEG-2 시스템계층의 엔코더와 디코더 간 System Time Clock 동기화 기법 (The Synchronization Method of System Time Clock between Encoder and Decoder on MPEG-2 System Layer)

  • 서희돈;기재훈
    • 한국멀티미디어학회논문지
    • /
    • 제8권10호
    • /
    • pp.1403-1410
    • /
    • 2005
  • 멀티미디어, 특히 실시간 통신에서 동기화 문제는 서비스 품질과 직결된다고 할 수 있다. 본 연구에서는 MPEG-2의 시스템계층의 표준 디코더가 고정 지연요소의 경우만 고려하여 설계되어 엔코더와 디코더간의 동기화가 되지 못함을 알게 되었다. 이를 해결하기 위해 MPEG-2에 적용할 수 있는 Extended-SRTS (extended-synchronous residual-time stamp)기법을 제안했다. 이 알고리즘은 MPEG-2의 STC(system time clock)를 서비스클럭(27MHz)으로 사용하여 전송스트림과 동기 시킨다. 그 결과 주파수 드리프트, 시변망 지터 및 패킹지터 등의 영향을 개선시킬 수 있다. 또한 망 클럭의 의존도를 낮출 수 있어 종단 간에 동기화를 쉽게 하고 투명한 연결을 할 수 있어, 실시간 멀티미디어 통신 분야에 폭넓게 적용할 수 있으리라 기대한다.

  • PDF

비동기 라이브러리 설계와 Heterogeneous시스템을 위한 인테페이스 설계 (Design of Asynchronous Library and Implementation of Interface for Heterogeneous System)

  • 정휘성;이준일;이문기
    • 대한전자공학회논문지SD
    • /
    • 제37권9호
    • /
    • pp.47-54
    • /
    • 2000
  • 713p 비동기 로직 회로 설계를 위한 라이브러리와 heterogeneous 시스템을 위한 인터페이스 회로를 0.25um CMOS 기술을 사용하여 설계하였다. 그리고 heterogeneous 시스템에는 1.6GHz로 동작을 하는 고속 비동기 FIFO 회로를 사용하였다. 또한 Tip-down ASIC 설계를 지원하기 위하여 비동기 기본 셀 레이아웃과 Verilog 모델들을 설계하였다. 본 논문에서는 클럭 skew에 관하여 병목현상을 줄일 수 있는 방법을 제사하였으며 클럭 제어 회로를 사용하여 동기식 회로에서 자주 발생하는 에러를 줄을 수 가 있다. 이와 같이 클럭 제어 회로와 FIFO (First-In First-Out)를 사용하여 다른 주파수로 동작하는 두개의 모듈간의 고속의 데이터 전송을 가능하게 하였으며, 32비트 인터페이스 칩의 코어 사이즈는 $1.1mm{\times}1.1mm$이다.

  • PDF

다목적실용위성3호 탑재체 CCD 제어클럭 드라이버 설계 및 시뮬레이션 (Design and Simulation of KOMPSAT-3 Payload CCD Clock Driver)

  • 김영선;공종필;허행팔;박종억;용상순
    • 항공우주기술
    • /
    • 제8권1호
    • /
    • pp.49-57
    • /
    • 2009
  • 다목적실용위성3호 탑재체내의 카메라전자부는 CCD에 적절한 제어클럭을 공급하여 빛 에너지로부터 생성된 전하를 이동시키고 영상데이터를 획득, 처리하는 장치이다. 특히 제어클럭은 전하전달효율이나 확산 등과 같은 영상성능에 직접 관련하므로 정확한 신호 생성이 매우 중요하다. 일반적으로, CCD 제어클럭은 사용하는 센서 구조에 따라 종류 및 특성이 달라진다. 다목적실용위성3호 탑재체 CCD는 수직방향 이동을 위하여 3위상 제어신호, 수평방향 이동을 위한 4위상 제어신호로 동작한다. 이를 위해 카메라전자부는 수직 및 수평 방향 이동클럭과 각방향의 서밍클럭, 리셋 클럭 등을 공급해야한다. 수직방향 클럭은 비교적 느린 신호이지만 영상성능에 가장 민감한 신호로 위성의 움직임과 동기 되어 정확한 라인 타이밍의 클럭 생성이 필요하다. 또한, 수평이동 클럭은 매우 빠른 픽셀레이트로 신호 왜곡 없이 제어신호를 생성해야한다. 본 논문에서는 다목적실용위성3호 탑재체의 CCD 각방향의 제어클럭 드라이버를 설계한 후, 시뮬레이션을 통하여 검증하고 그 결과를 기술한다.

  • PDF

소프트웨어 기반 의사위성 시각동기 기법 성능평가를 위한 오차 요소 분석 (An Analysis of Error Factors for Software Based Pseudolite Time Synchronization Performance Evaluation)

  • 이주현;이선용;황소영;유동희;박찬식;이상정
    • 한국항행학회논문지
    • /
    • 제18권5호
    • /
    • pp.429-436
    • /
    • 2014
  • 본 논문에서는 의사위성과 GPS 위성 사이의 시각동기를 위한 세가지 동기 방안을 제안하고 시각동기 기법의 성능 분석에 필요한 의사위성 시각동기 오차요소에 대해 분석한다. 제시한 세가지 시각동기 방안으로는 의사위성 시각동기 스테이션 구축 방안, UTC(KRIS)의 시각정보원을 활용한 의사위성 시각동기 방안, GPS 시각용 수신기를 활용한 시각동기 방안이 있다. 또한 제안한 의사위성 시각동기 방안의 성능평가를 위한 시뮬레이션 구성을 위해 의사위성 시각동기 방안의 오차요소를 의사위성 및 기준 클럭의 오차, 전송선로에 의해 발생하는 오차, TIC에 의해 발생하는 오차, 클럭 동기 알고리즘에 의해 발생하는 오차로 구분하고 각 오차 요소를 분석하였다.

클럭 오프셋과 무선동기를 고려한 실내 무선측위 정밀도 향상 기법 (Precision Improvement of Indoor Wireless Positioning by Considering Clock Offsets and Wireless Synchronization)

  • 임이랑;강지명;이순우;박영진;이원철;신요안
    • 한국통신학회논문지
    • /
    • 제37C권10호
    • /
    • pp.894-900
    • /
    • 2012
  • 실내 무선측위 시스템은 정확한 태그 위치를 측정하기 위하여 비콘의 거리 정보를 사용한다. 시스템은 비콘과 태그 사이의 거리를 추정하기 위해서, 독립적인 클럭 오프셋을 포함하는 각 비콘에 도착하는 태그 펄스의 시간 정보를 계산한다. 이러한 클럭 오프셋은 비콘의 측위와 위치 추정 성능에 심각한 영향을 미친다. 본 논문에서는 이러한 문제를 해결할 수 있는 클럭 오프셋 보정 기법을 제안한다. 제안하는 기법의 성능을 검증하기 위해여 랜덤하게 -1,000ppm~1,000ppm 사이의 클럭 오프셋을 가지는 상황에서 측위 실험을 진행하였으며, 모의실험 결과를 통하여 제안하는 기법이 클럭 오프셋 문제를 효율적으로 해결할 수 있음을 확인하였다.