• 한국정보과학회논문지:시스템및이론
• /
• 제33권9호
• /
• pp.592-607
• /
• 2006

이 논문은 실시간 제약 조건을 갖는 다중태스크 응용을 여러 개의 코어를 갖는 SoC 위에서 동작시키고자 할 때, 시스템의 비용은 최소로 하면서 성능을 높일 수 있도록 프로세서 및 하드웨어 IP를 선정하고, 태스크를 매핑 하는 기법을 제안한다. 이와 같은 기법은 하드웨어-소프트웨어 통합합성 기법이라고 한다. 이전 연구에서 우리는 복잡한 통합합성 문제를 세 가지 하부 문제(프로세서 컴포넌트 선택문제, 태스크 매핑문제, 그리고 스케줄-가능성 검사문제)로 세분화 하고, 각 문제를 독립적으로 해결하는 기법을 제안하였다[1]. 하지만 많은 장점에도 불구하고 이전 연구에서는 한 태스크가 스케줄 될 때, 자신의 스케줄-길이를 최소로 줄이기 위해 시스템 전체 자원을 모두 점유하는 것을 가정하는 제약점이 있었다. 그러나 일반적으로 보다 향상된 성능을 얻기 위해서는, 서로 관련이 없는 태스크들은 서로 다른 프로세서에서 동시에 실행될 수 있어야 한다. 이 논문에서는 다중프로세서 환경에서 다양한 운영정책을 가지는 일반적인 시스템을 위하여 태스크 매핑회피 기법과 태스크 매핑전용 기법이라는 두 가지 매핑기법을 제시한다. 멀티미디어 실시간 응용 프로그램인 다채널 디지털 비디오 레코더(Digital Video Recorder)와 관련 논문에서 제공된 임의 생성 다중태스크 예제에 대해서 큰 성능 향상을 얻을 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.68-71
• /
• 2012

본 논문은 운영 체제(Operating System)에서 수행되는 프로세스(Process)의 가상 주소 공간(Virtual Address Space)을 기존의 단일 가상 주소 공간에서 다중 가상 주소 공간으로 확장시켜서, 하나의 프로세스가 기존보다 더욱 넓은 가상 메모리 영역을 쉽게 사용할 수 있도록 해주는 방안을 제안한다. 최근 컴퓨팅 기기들은 비약적으로 증가한 메모리를 쉽게 사용할 수 있는 수단이 필요하다. 최근 PAE(Physical Address Extension)를 지원하는 32 비트 프로세서나 32 비트 명령어를 같이 지원하는 64비트 프로세서들은 프로세스의 가상 주소 크기보다 더욱 큰 용량의 메모리를 사용할 수 있어서, 한 프로세스가 장착된 메모리의 일부분 밖에 사용할 수 없는 일이 발생한다. 이를 해결하기 위해서 64비트 프로세서의 경우 64-비트 명령어를 사용하지만 이는 프로그램의 명령어 크기나 포인터 변수 크기의 증가로 메모리 사용량을 크게 늘릴 수 있어서 서버 컴퓨터나 데스크탑 PC 와 같이 충분한 양의 메모리를 장착한 시스템에서만 효과적이다. 본 논문에서 제안하는 다중 주소 공간을 지원하는 프로세스는 모바일 및 임베디드 기기와 같이 상대적으로 제한된 용량의 메모리를 지원하는 시스템에 유용할 것으로 기대한다.

• 한국항공우주학회지
• /
• 제38권2호
• /
• pp.169-179
• /
• 2010

3중 비행제어시스템이 종래의 4중 비행제어시스템과 유사한 수준의 시스템 신뢰성과 이중 결함시의 안전한 운용성능을 제공하기 위해서는 기존의 고전적인 다중화 설계기법에 많은 변경과 수정이 필요하다. 이에 따라 국내에서 개발된 고등훈련기급의 3중 비행제어시스템 다중화 설계기법은 4중 시스템과 동일한 수준의 생존성을 확보하기 위해서 3중 시스템의 핵심인 비행제어컴퓨터의 입출력 프로세서와 메인 프로세서를 기능적으로 분리시켜 상호 고장에 대한 영향성을 최소화키고, 시스템의 치명적인 결함을 검출하기 위해서 특별한 고장 분석 기법과 격리 알고리즘을 적용하여 비행제어시스템의 안정성과 신뢰도가 보장되도록 설계하였다. 본 논문은 이러한 다중 시스템 구조와 고장관리 설계기법을 소개하고 설계된 3중 비행제어시스템의 손실율 분석을 통해서 기존 신뢰성 요구도가 만족됨을 해석적으로 입증하였으며, 또한 3중 비행제어시스템의 각종 고장모드에 대한 시스템 영향성 및 안정성 시험을 통해서 그 성능을 검증하였다.

• 한국통신학회논문지
• /
• 제21권11호
• /
• pp.2801-2809
• /
• 1996

실시간 시스템을 위한 다중프로세서 환경에서 스케줄링 문제는 대부분 NP hard 문제로서 최적의 해를 구하는 것은 매우 어려우나, 휴리스틱에 의한 여러 효율적인 방법이 계속 연구되고 있다. 이중 주기적인 타스크들을 여러 프로세서에 어떻게 배치하면서 실시간성을 보장하는 가에 대한 연구도 진행되고 있다. 그 동안 연구되었던 배치 방법인 RMNF, RMFF, FFDUF 및 NEXT-Fit-M과 유사한 그룹에 의한 배치로 보다 적은 프로세서를 요구하는 방식 및 알고리즘 네가지를 제안하고, 주기적인 타스크들을 임의로 발생시켜 시뮬레이션을 수행하였다. 이러한 분석결과 제안한 방법이 기존의 방식보다 프로세서 수를 더 줄일 수 있음을 보였다.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.275-280
• /
• 2010

본 논문에서는 Cell BE 프로세서를 사용한 효율적인 병렬 블록 암호화 알고리즘을 제시한다. 제안하는 알고리즘은, 이종 프로세서인 Cell BE의 특성을 효율적으로 활용하기 위하여 PPE와 SPE에 서로 다른 부호화/복호화 방식을 적용하여 그 성능을 개선하였다. 본 논문에 제시된 구현 방식을 바탕으로 검증된 결과에 따르면, 제안하는 알고리즘은 고성능 네트워크 시스템을 지원할 수 있는 2.59Gbps의 성능을 보여준다. 이는, 다른 다중 코어 프로세서의 병렬 구현 방식과 비교할 때, 1.34배 증가된 성능의 부호화/복호화 속도를 제공한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1990년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 26-27 Oct. 1990
• /
• pp.497-501
• /
• 1990

본 논문에서는 다중로보트의 제어를 위하여 비젼 센서 등 여러 가지 센서신호를 처리할 수 있고 로봇의 충돌회피 및 협조제어를 할 수 있는 제어시스템을 개발하였다. 본 제어장치는 시스템 전체를 관리하며 언어 및 로보트 동작의 교시 그리고 자기진단 등의 기능을 하는 Supervisory Processor, vision에 대한 정보를 담당하는 로보트 제어 processor 등 여러개의 프로세서로 나누어 분산처리 구조를 갖도록 하여 확장성 및 유연성이 높은 시스템이 되도록 하였다. 실험적으로 본 시스템을 이용하여 로보트로 하여금 puzzle을 맞추는 작업을 수행시킴으로써 본 시스템의 우수성을 입증하였다.

• 대한전자공학회논문지
• /
• 제22권2호
• /
• pp.66-74
• /
• 1985

본 논문은 중앙집중제각용 마이크로컴퓨터의 제어감을 마이크로프로세서로 구성하는 방안을 제시하려는데 그 목적이 있다. 분산다중시스템에서 중앙집중제어를 마이크로컴퓨터로 하는 경우. 이에 대한 제각회은 종래 인터럽트 중심의 논리회로 구성되고 있다. 그러나, 이것은 HALT 상태나 인터럽트 마스크시의 조작 불능, ROM용량의 실질적 축소, 프린트기관의 증대 등 많은 문제점을 안고 있다. 이러한 문제점을 해결하고. 나아가 조작안내나 자기진단과 같은 기능도 담당시키기 위하여, 본 논문에서는 이것을 마이크로프로세서로 구성할 것을 제안한다. 이 제안의 실현 가능성을 실현하기 위하여, 본 논문에서는 구체적인 모델 시스템을 선정한 다음, 이 모델 시스템의 제어반을 마이크로프로세서로 구성하고. 이 마이크로프로세서에게 조작안내차 자기진단 기능도 타당하도록 한다. 끝으로, 모델 시스템의 제어반을 실세로 제작하구 실험을 한다 그 결과, 제각반을 마이크조프로세서로 구성하면 인터럽트 중심의 논리회로로 구성하는 경우에 비하여 주메모리의 실질적인 ROM용량은 증가되고, 구성소자의 수나 프린트기판의 면적은 감소되며 신환도는 향상된다는 등의 결론을 얻는다.

• 대한전자공학회논문지
• /
• 제27권10호
• /
• pp.78-88
• /
• 1990

본 논문은 다중 버스 상호 적속망을 갖는 다중처리기 시스템에서, 기억장치 접근 요구의 경쟁에 의하여 영향을 받는 시스템의 성능을 평가하기 위하여 이산 사건 모델을 구성하였다. 또한 시스템의 해석적 모델과 시뮬레이터 모델을 구성하여 해석적 모델의 결과와 시뮬레이터 모델의결과를 상호 검증하였다. 검증 방법으로는 프로세서의 수, 기억장치 모듈의 수, 버스의 수와 국부 기억장치 실패율을 입력인수로 하여 기억장치 밴드폭, 프로세서, 기억장치 모듈 및 버스의 이용율, 버스 상호 충돌의 정도를 결정할 수 있었다.　따라서 시스템을 설RP할 때 시뮬레이션을 통하여 입력인수의 상호작용을 해석함으로써 시스템의 성능을 평가할 수 있게 된다.

• 전자공학회논문지CI
• /
• 제42권1호
• /
• pp.35-44
• /
• 2005

본 논문에서는 다중 프로세서 시스템을 위한 효율적인 휴리스틱 부하 평형 알고리즘을 제안한다. 제안 알고리즘은 부하이동을 여러 링크로 분산시켜, 사용하지 않는 링크의 수를 최소화하고 그에 따라 통신비용이 감소한다. 각각의 프로세서는 모든 이웃한 프로세서에게 단위부하를 보내거나 받는 과정을 반복적으로 시도한다. 그리나 실제의 부하 이동은 모든 계산이 이루어진 후 수행된다. 이것은 불필요한 부하 이동을 막아 전체적으로 부하이동의 수가 감소한다. 제안된 알고리즘은 약간의 수정만으로 다양한 연결 구조를 갖는 다중 프로세서 시스템에 적용한 수 있다. 본 논문에서는 하이퍼큐브 구조, 메쉬 구조, k-ary n-cube 구조와 일반 그래프 구조에 제안 알고리즘을 적용해 보았다. 알고리즘의 성능평가를 위하여 모의실험을 하였다. 제안된 알고리즘과 잘 알려진 알고리즘을 구현하여 비교하였다. 그 결과 안된 알고리즘은 모든 경우에서 완전한 부하평형에 도달하였다. 또한 기존의 알고리즘과 비교하여 하이퍼큐브 구조에서는 약 77%, 메쉬 구조에서는 약 74%, 또한 k-ary 2,3-cube 구조에서는 약 73% 정도 통신비용을 감소시켰다.

• 정보처리학회논문지A
• /
• 제13A권2호
• /
• pp.157-162
• /
• 2006

최근의 고성능 컴퓨팅 플랫폼들은 공유 메모리 다중 프로세서(SMP: Shared Memory Multiprocessor) 시스템, 대규모 병렬 프로세서 (Massively Parallel Processor) 시스템, 여러 개의 컴퓨팅 노드들을 연결한 클러스터(Cluster) 시스템 등으로 분류된다. 이러한 고성능 컴퓨팅 시스템들은 높은 수준의 컴퓨팅 성능을 요구하는 과학 기술용 응용 프로그램들을 위하여 사용된다. 이러한 응용 프로그램들의 실행시 최적의 성능을 얻기 위해서는 적절한 컴퓨팅 플랫폼과 프로그래밍 방식의 선택이 중요하다. 본 연구 논문에서는 여러 방식의 병렬 프로그래밍 모델을 사용하여 개발된 SPEC HPC2002 벤치마크 suite을 위한 최적의 컴퓨팅 플랫폼과 프로그래밍 모델을 그들의 성능 분석 및 평가 작업을 통하여 찾아간다.