• Journal of the Korean Vacuum Society
• /
• v.4 no.1
• /
• pp.18-25
• /
• 1995

건식, 습식, 건식/습식 산화분위기로 성장한 게이트 산화막 위에 AI, 인 도핑된 다결정시리콘, 비정질 실리콘/인 도핑된 다결정 실리콘을 증착하여 제작한 금속-산화물-반도체(metal-oxide-semiconductor:MOS)의 전기적 특성을 순간 절연파괴(TZDB), 정전용량-전압(C-V)과 경시절연파괴(TDDB)로 평가하였다. AI 게이트에서 습식산화막과 건식산화막의 평균 파괴전계는 각각 9.0MV/cm, 7.7MV/cm이였고, 습식산화막의 평균 파괴전계가 8.4MV/cm 이였으며, AI 게이트보다 0.6MV/cm 정도 낮았다. 이것은 다결정 실리콘/습식산화막 계면에서 인(phosphorus) 확산으로 다결정 실리콘의 grain 성장과 산화막의 migration에 의한 roughness 증가에 기인한다. 그러나 다결정 실리콘/건식산화막 계면에서 roughness 증가는 없었다. 다결정 실리콘 게이트에서는 건식/습식 산화막이 건식산화막과 습식산화막보다 평균 파괴전계와 절연파괴전하(QBD)가 높았다. 또한 다결정/비정질 실리콘 게이트에서는 습식산화막의 평균 파괴전계가 8.8MV/cm이였으며, 다결정 실리콘 게이트에서보다 0.4MV/cm 정도 높았다. 다결정/비정질 실리콘 구조는 앞으로 VLSI 적용에 있어서 게이트 전극으로 매우 유용할 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.49.1-49.1
• /
• 2010

본 연구에서는 증착법에 의해 제조된 다결정 실리콘을 이용한 태양전지 제작과 관련하여 다결정 실리콘 씨앗층 제조를 위한 기판에 대하여 연구를 수행하였다. 다결정 실리콘 씨앗층을 제조할 수 있는 기술중 aluminum-induced layer exchange(ALILE) 공정을 이용하여 다결정 실리콘 씨앗층을 제조하였다. glass/Al/oxide/a-Si 구조로 알루미늄과 비정질 실리콘 계면에 알루미늄 산화막을 다양한 두께로 형성시켜, 알루미늄 유도 결정화에서 산화막의 두께가 결정화 특성에 미치는 영향, 결정결함, 결정크기에 대하여 연구하였다. 형성된 다결정 실리콘 씨앗층 막의 특성은 OM, SEM, FIB, EDS, Raman spectroscopy, XRD, EBSD 을 이용하여 분석하였다. 그 결과 산화막의 두께가 증가할수록 결함도 함께 증가하였다. 16nm 두께의 산화막 구조에서 <111> 방향의 우선배향성을 가진, $10{\mu}m$의 sub-grain 결정립을 갖는 씨앗층을 제조 하였다.

• Journal of Sensor Science and Technology
• /
• v.5 no.1
• /
• pp.71-77
• /
• 1996

Considering that polycrystalline silicon, a structural material of the micromachining, is affected by a sacrificial oxide layer, the poly-oxide obtained by the thermal oxidation of polycrystalline silicon is newly proposed and estimated as the sacrificial oxide layer. The grain size of the polycrystalline silicon grown on the poly-oxide is larger than that of poly crystalline silicon grown on the conventional sacrificial oxide layer. As a result of XRD, increase of (111) textures and formation of additional (220) textures are observed on the polycrystaIline silicon deposited on the poly-oxide. Also, the polycrystalline silicon grown on the poly-oxide represents small and uniform stress.

• Proceedings of the Computational Structural Engineering Institute Conference
• /
• 2011.04a
• /
• pp.257-260
• /
• 2011

마이크로 스케일에서 다결정 재료의 소성 거동을 살펴볼 때, 결정의 geometrically necessary dislocation(GND) 효과에 의한 소성 구배(plastic gradient)의 고려는 재료의 소성 거동에 큰 영향을 미칠 수 있다. 본 연구에서는 소성 구배의 영향을 살펴보기 위하여 다결정 고체(polycrystalline solids)의 거동을 유한요소해석을 이용하여 살펴보았다. 소성 구배의 영향을 살펴보기 위하여 구배 경화 계수(gradient hardness coefficient)와 먼 거리 변형률에 대한 재료 길이 변수(material length parameter)가 사용되었다. 재료 길이 변수의 영향을 살펴보기 위해, 재료 길이 변수의 차이에 따른 다결정 고체의 거동을 분석하였다. 또한 소성 구배 효과의 고려와 재료 길이 변수의 변화에 따라서 다결정 고체 내부에 위치한 단결정이 받는 영향을 살펴보았다. 재료 길이 변수에 따라 결정이 받는 영향을 비교하여, GND에 의한 다결정 고체 거동의 영향을 확인하였다.

• Proceedings of the Computational Structural Engineering Institute Conference
• /
• 2010.04a
• /
• pp.542-545
• /
• 2010

재료의 마이크로 스케일 해석에서 결정의 geometrically necessary dislocation (GND) 효과에 의한 소성구배(plastic gradient)를 고려하는 것은 재료의 소성 거동을 분석하는데 영향을 미친다. 본 연구에서는 먼거리(long range)에서 전위(dislocation)의 영향을 고려하는 GND의 효과를 적용하여 소성 구배의 영향을 받는 다결정(polycrystal) 고체의 거동을 유한요소해석을 이용하여 살펴보았다. 재료의 거동을 분석하기 위해 탄성(elastic)과 소성(plastic) 변형에 먼 거리 변형률(long range strain)을 고려한 항(term)이 포함된 변형 구배(deformation gradient)의 multiplicative decomposition 모델을 사용하였다. 먼 거리 변형률에 의한 영향을 고려하기 위해 구배 경화 계수(gradient hardness coefficient)와 먼 거리 변형률 길이에 대한 재료변수(parameter)가 사용되었다. 각각의 계수들이 다결정 고체의 거동에 미치는 영향을 확인하기 위해 두 변수의 적용에 따른 다결정 고체의 거동을 분석하였다. 다결정 재료의 GND 효과에 의한 소성 구배 효과를 고려해서, 고려하지 않은 경우와 비교하여 발생하는 경화(hardening)의 차이를 분석함으로서 GND에 의한 다결정 고체 거동의 영향을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.313-318
• /
• 1995

비정질실리콘의 고상결정화 및 다결정실리콘의 열상화를 포함한 고온공정으로 제작한 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 연구하였다. 제작된 소자의 전계효과이동도는 60$ extrm{cm}^2$/V.s 이상, 서브트레시홀드 수윙은 0.65 V/decade 이하로 전기적 특성이 매우 우수하다. 그러나, 소자의 문턱전압이 음게이트전압으로 크게 치우쳐 있으며 n-채널과 p-채널 소자간의 서브트레시홀드 특성이 크게 다르다. 열성장된 게이트 산화막을 가진 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 다결정실리콘 활성층내의 트랩과, 게이트산화막과 다결정실리콘 사이의 계면 고정전하를 이용하여 모델링하였다. 시뮬레이션을 통하여 제안된 다결정실리콘의 트랩모델이 실험결과를 잘 설명할 수 있음을 확인하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2005.06a
• /
• pp.98-101
• /
• 2005

변환 효율이 $16\%$에 근접하는 다결정 실리콘 태양전지를 위한 열처리 공정에 대한 연구를 수행하였다. 고속 열처리 공정이 가능한 RTP 를 사용하여 다결정 실리콘 태양전지의 효율 향상에 요구되는 PECVD $SiN_x$ 반사방지막을 이용한 결정 결함의 수소화 효과를 극대화하는 동시에 양산 가능한 screen-printed contacts 의 특성 (FF >0.76) 올 최적화함으로써 다결정 실리콘 태양전지의 변환 효율을 $15.9\%$까지 향상시킬 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.24.1-24.1
• /
• 2011

CMP (Chemical Mechanical Planarization)는 고직접도의 다층구조의 소자를 형성하기 위한 표면연마 공정으로 사용되며, pattern 크기의 감소에 따른 공정 중요도는 증가하고 있다. 반도체 소자 제조 공정에서는 낮은 비용으로 초기재료를 만들 수 있고 우수한 성능의 전기 절연성질을 가지는 산화막을 만들 수 있는 단결정 실리콘 웨이퍼가 주 재료로 사용되고 있으며, 반도체 공정에서 실리콘 웨이퍼 표면의 거칠기는 후속공정에 매우 큰 영향을 미치므로 CMP 공정을 이용한 평탄화 공정이 필수적이다. 다결정 실리콘 박막은 현재 IC, RCAT (Recess Channel Array Transistor), 3차원 FinFET 제조 공정에서 사용되며 CMP공정을 이용한 표면 거칠기의 최소화에 대한 연구의 필요성이 요구되고 있다. 본 연구에서는 알칼리성 슬러리를 이용한 단결정 및 다결정 실리콘의 식각 및 연마거동에 대한 특성평가를 실시하였다. 화학적 기계적 연마공정에서 슬러리의 pH는 슬러리의 분산성, removal rate 등 결과에 큰 영향을 미치고 연마대상에 따라 pH의 최적조건이 달라지게 된다. 따라서 단결정 및 다결정 실리콘 연마공정의 최적 조건을 확립하기 위해 static etch rate, dynamic etch rate을 측정하였으며 연마공정상의 friction force 및 pad의 온도변화를 관찰한 후 removal rate을 계산하였다. 실험 결과, 단결정 실리콘은 다결정 실리콘보다 static/dynamic etch rate과 removal rate이 높은 것으로 나타났으며 슬러리의 pH에 따른 removal rate의 증가율은 다결정 실리콘이 더 높은 것으로 관찰되었다. 또한 다결정 실리콘 연마공정에서는 friction force 및 pad의 온도가 단결정 실리콘 연마공정에 비해 상대적으로 더 높은 것으로 나타났다. 결과적으로 단결정 실리콘의 연마 공정에서는 화학적 기계적인 거동이 복합적으로 작용하지만 다결정 실리콘의 경우 슬러리를 통한 화학적인 영향보다는 공정변수에 따른 기계적인 영향이 재료 연마율에 큰 영향을 미치는 것으로 확인되었으며, 이를 통한 최적화된 공정개발이 가능할 것으로 예상된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.60-60
• /
• 1999

단결정 다이아몬드의 열전도도는 약 22W/cm.K로 열전도도가 가장 큰 물질로 알려져 있으며, 비저항은 10$\Omega$.cm 이상의 높은 값을 갖는다. 대부분 열전도도가 큰 것으로 알려진 물질들은 Cu, Ag 등과 같이 전자의 흐름에 의하여 열이 전도되기 때문에 큰 전기전도도를 함께 갖는 것일 일반적이다, 그러나, 다이아몬드는 빠른 phonon의 이동에 의하여 열전도가 이루어지므로 전기적으로 절연 특성을 갖으면서도 큰 열전도가 가능하다. 단결정 다이아몬드는 고방열 절연체로서 이상적인 물질 특성을 보여준다. 전기절연성을 갖는 열전도층으로 다이아몬드를 이용하기 위해서는 저가로 제조가 용이한 화학기상증착법을 이용하여야 한다. 화학기상증착법으로 제조된 다결정 다이아몬드 박막의 열전도도는 약 21W/cm.K로 여전히 매우 높은 값을 갖는 것으로 알려져 있지만, 비저항 값은 인위적으로 도핑을 전혀 하지 않은 상태에서도 106$\Omega$.cm 정도의 낮은 값을 갖는다. 전혀 도핑을 하지 않았음에도 전도성을 갖는 특이한 특성을 다결정 다이아몬드가 보여 주고 있으므로 이에 대한 연구는 주로 전기 전도성을 갖는 특이한 특성을 다결정 다이아몬드가 보여주고 있으므로 이에 대한 연구는 주로 전기전도성의 원인을 규명하는데 집중되고 있다. 아직 명확한 전도 기구는 제안되고 있지 못하지만 전도성의 원인은 수소와 관련이 있고 전도는 표면을 통하여 이루어진다는 것이다. 산(acid)을 이용하여 다결정 다이아몬드 박막을 세척하면 전기 전도성이 사라지고 높은 저항값을 갖는 박막을 얻게 되는데 박막을 세척하는 공정은 박막의 표면만을 변호시키므로 표면에 있던 전기전도층이 용액 처리를 통하여 제거되므로 전도성이 사라진다고 생각하는 것이다. 그러나, 본 연구에서는 두께가 두꺼울수록 저항값이 증가하는 것이 관찰되었고 기존의 측정방식인 수평적인 저항 측정법에 대하여 수직적 방향으로 저항을 측정하면 저항값이 1/2 정도 작게 측정되었다. 다결정 다이아몬드에서 표면을 통하여 전류가 흐른다면 박막의 두께에 따른 변화가 나타나지 않아야 하고 수직적인 전류 측정법이 오히려 더 큰 저항을 보여주어야 한다. 기존의 표면 전도 모델로는 설명되지 못하는 현상들이 관찰되었고 정확한 전기 전도 경로를 확인하기 위하여 전해 도금법으로 금속들이 석출되는 모습을 관찰하였다. 이 방법을 통하여 다결정 다이아몬드에서 전류는 결정입계를 통하여 전도됨을 알 수 있었다. 온도에 따른 다결정 다이아몬드의 전기전도도 변화를 관찰하였고 이로부터 활성화 에너지 값을 구할 수 있었다. 다결정 다이아몬드의 전도도는 온도에 따라서 0.049eV와 0.979eV의 두 개의 활성화 에너지를 갖는 구간으로 나뉘어졌다. 이로부터 다결정 다이아몬드에는 활성화 에너지 값이 다른 두 종류의 defect level이 형성되는 것으로 추정할 수 있고 이 낮은 defect level에 의하여 전도성을 갖는 것으로 생각된다.