• Title/Summary/Keyword: 논리연산

검색결과 310건 처리시간 0.032초

수학적 참과 증명가능성 (Mathematical truth and Provability)

  • 정계섭
    • 논리연구
    • /
    • 제8권2호
    • /
    • pp.3-32
    • /
    • 2005
  • 수론(Number theory)과 수학 전반에 걸쳐 무모순성을 확립하고자 한 힐버트의 합리주의적 열망은 무모순성을 주장하는 진술 자체가 그 체계 내에서 결정 불가능한 진술이라는 괴델의 두 번째 정리에 의해 좌절된다. 수학의 어떤 문제에서도 수학자가 "Ignorabimus!" (우리는 모른다!) 해서는 안된다는 힐버트의 낙관 또한 수학에서 증명도 반증도 안되는 결정불가능한 진술의 존재로 인하여 무너진다. 힐버트 프로그램은 일체의 모호함을 배제하고 기호와 기호열에 대한 기계적 연산에 기초하기 때문에 그 충격도 그만큼 클 수밖에 없다. 이 프로그램의 좌절은 그래서 무엇보다도 형식화의 한계를 분명히 보여준다. 이제 수학에서는 통사론적인 증명가능성의 개념이 의미론적인 참의 개념보다 우위를 갖게 되었다. 그리고 그가 제안한 알고리듬(기계적 절차)의 개념은 프로그래밍 언어의 출현에 직접 기여하였다. 그래서 우리는 그의 기획이 비록 좌절했지만 위대한 실패라고 믿고 싶다.

  • PDF

IEEE 802.16e Mobile WiMax 시스템을 위한 효율적인 FFT 프로세서 설계 (Design of Efficient FFT Processor for IEEE 802.16e Mobile WiMax Systems)

  • 박윤옥;박종원
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권2호
    • /
    • pp.97-102
    • /
    • 2010
  • 본 논문에서는 IEEE 802.16e mobile WiMax 시스템을 위한 효율적인 FFT 프로세서 구조를 제안한다. 제안된 scalable FFT/IFFT 프로세서는 128/512/1024/2048-point FFT 연산을 가변적으로 수행할 수 있다. 또한 mixed radix (MR) 기법과 multi- path delay commutator (MDC) 구조를 사용하여 비단순 승산을 줄임으로써 기존의 설계 구조에 비해 시스템 수율 변화 없이 하드웨어 복잡도를 크게 감소시켰다. 제안된 scalable FFT/IFFT 프로세서는 하드웨어 설계 언어 (HDL)를 이용하여 설계 되었고, 0.18um CMOS 스탠다드 셀 라이브러리를 이용하여 논리 합성되었다. 논리 합성 결과 4채널 radix-2 MDC (R2MDC) FFT 프로세서와 비교시 16% 감소된 게이트 수와 27% 감소된 메모리로 구현 가능함이 확인되었다.

퍼지논리를 이용한 자기 주도적 학습 능력과 시험 능력 평가 방법 (A Study on Self-Directed Learning and The Test-Performing Abilities Assessment Methods by Using Fuzzy Logic)

  • 정회인;양황규;김광백
    • 컴퓨터교육학회논문지
    • /
    • 제7권2호
    • /
    • pp.77-84
    • /
    • 2004
  • 본 논문에서는 학습자 스스로가 학습 능력을 조절하고 학습 능력과 시험 능력을 객관적으로 판단할 수 있는 자기 주도적 학습 능력 및 시험 능력 평가 방법을 제안하였다. 제안된 자기 주도적 학습 능력 및 시험 능력 평가 방법은 삼각형 타입의 소속 함수와 퍼지 논리를 이용하여 학습 능력과 시험 능력의 소속도를 계산하고 각각에 대해 퍼지 등급도를 부여하였다. 학습 능력의 소속도와 시험 능력의 소속도에 대해서 퍼지 관계의 연산 및 합성에 의해 최종 소속도를 계산하고 퍼지 등급도를 결정하여 학습자가 학습 능력의 소속도와 시험 능력의 소속도 및 최종 퍼지 등급도를 분석하여 스스로 학습을 조정할 수 있도록 하였다. 그리고 제안된 연구 내용을 인터넷 정보 검색사 필기 과목에 적용하여 구현하였다.

  • PDF

고속 지수 선택기를 이용한 여분 부동 소수점 이진수의 제산/스퀘어-루트 설계 및 구현 (A Design and Implementation of the Division/square-Root for a Redundant Floating Point Binary Number using High-Speed Quotient Selector)

  • 김종섭;조상복
    • 대한전자공학회논문지TE
    • /
    • 제37권5호
    • /
    • pp.7-16
    • /
    • 2000
  • 본 논문은 고속 지수 선택기를 이용한 여분 부동 소수점 이진수의 제산/스퀘어-루트 설계 및 구현에 관하여 기술하였다. 본 제산/스퀘어-루트는 처리 속도 25㎒를 갖는 여분 이진수의 가산 방식을 사용하여 올림수 지연을 제거함으로써 비트 크기에 관계없이 일정한 시간으로 가산을 수행한다. 각각의 반복 단계에 널리 사용된 제산과 스퀘어-루트에 대해 16-비트 VLSI 회로를 설계하였다. 이것은 매번 16개 클럭마다 시프트된 이진수를 여분 가산하여 제산 및 스퀘어-루트를 실행한다. 또한 이 회로는 비복원 방법을 사용하여 지수 비트를 얻는다. 지수 선택 논리의 간단한 회로를 구현하기 위하여 나머지 비트의 주요 세 자리를 사용하였다. 결과적으로, 이 회로의 성능은 새로운 지수 선택 가산 논리를 적용하여 지수 결정 영역을 병렬 처리함으로써 한층 더 연산 처리 속도를 높인 것이다. 이전에 동일한 알고리즘을 사용하여 제안된 설계보다 13% 빠른 속도 증가를 보였다.

  • PDF

MIMO-OFDM 기반 SDR 시스템을 위한 효율적인 FFT 프로세서 설계 (Design of Efficient FFT Processor for MIMO-OFDM Based SDR Systems)

  • 양기정;정윤호
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.87-95
    • /
    • 2009
  • 본 논문에서는 MIMO-OFDM 기반의 SDR 시스템을 위한 효율적인 FFT 구조를 제안한다. 제안한 scalable FFT/IFFT 프로세서는 64/128/512/1024/2048-point FFT 연산을 가변적으로 수행할 수 있다. 또한 mixed radix (MR) 기법과 multi-path delay commutator (MDC) 구조를 사용하여 비단순 승산을 줄임으로써 기존의 설계 구조에 비해 시스템 수율 변화 없이 하드웨어 복잡도를 크게 감소시켰다. 제안된 scalable FFT/IFFT 프로세서는 하드웨어 설계 언어 (HDL)를 이용하여 설계 되었고, 0.18um CMOS 스탠다드 셀 라이브러리를 이용하여 논리 합성되었다. 논리합성 결과 4채널 radix-2 single-path delay feed back (R2SDF) FFT 프로세서와 비교시 59% 감소된 게이트 수와 39% 감소된 메모리로 구현 가능함을 확인하였고, 4채널 radix-2 MDC (R2MDC) FFT 프로세서와 비교시 16.4% 감소된 게이트 수와 26.8% 감소된 메모리로 구현 가능함을 확인하였다.

Study to safely transmit encrypted images from various noises in space environment

  • Kim, Ki-Hwan;Lee, Hoon Jae
    • 한국컴퓨터정보학회논문지
    • /
    • 제25권11호
    • /
    • pp.97-104
    • /
    • 2020
  • 본 논문에서는 우주라는 특수한 환경에서 권장하는 무선 통신의 채널 코딩으로 암호화된 이미지가 노이즈에 많은 영향으로 손상되는 문제를 개선하기 위해 난수발생기 PP(PingPong256)와 셔플기법을 제안한다. PP는 512비트의 초기값을 입력받아 끊임없이 난수를 생성할 수 있다. 난수는 이미지와 배타적 논리연산을 통해 암호화가 가능하다. 셔플 기법은 이미지 픽셀위치와 난수 배열위치를 동기화하고 난수 배열을 오름차순으로 위치를 이동하면서 이미지 픽셀 위치를 무작위로 재배열한다. 따라서 채널 코딩에 PP와 셔플 기법을 사용하면 모든 픽셀이 미세하게 분산되어 열악한 전송 환경에도 높은 품질의 이미지를 전송할 수 있다.

DCG에 의한 고속병렬다치논리회로설계에 관한 연구 (A Study on the Highly Parallel Multiple-Valued Logic Circuit Design using by the DCG)

  • 변기녕;최재석;박춘명;김흥수
    • 전자공학회논문지C
    • /
    • 제35C권6호
    • /
    • pp.20-29
    • /
    • 1998
  • 본 논문에서는 경로수 1로 주어진 DCG(Directed Cyclic Graph)의 입출력간의 연관관계를 고속병렬다치논리회로로 설계하는 알고리즘들과 DCG의 각 노드들에 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서는 기존의 Nakajima에 의해 제안된 알고리즘의 문제점을 도출한 후, 그의 기법과는 다른 접근방법으로써 DCG의 경로수로부터 행렬방정식을 유도한 후 이를 통해 DCG의 경로수에 따른 회로설계 알고리즘을 제안하였으며, 설계된 회로와 함께 DCG의 특성을 만족하도록 노드들에 대한 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 Nakajima 등의 알고리즘으로는 회로설계가 가능하지 않았던 경로수의 DCG에 대하여 회로설계가 가능하게 되었고, 또한 Nakajima 등의 알고리즘을 통해 설계된 회로와 본 논문에서 제안한 알고리즘을 통해 설계한 회로를 비교하여 본 논문의 알고리즘이 보다 최적화된 회로를 구현할 수 있음을 증명하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 임의의 자연수를 경로수로 갖는 DCG에 대한 설계가 가능하며, 입출력단자 수의 감소, 회로구성의 간략화, 연산속도의 향상과 비용감소 등의 잇점이 있고, 예제를 통해 본 논문에서 제안한 알고리즘의 적합성과 타당성을 검증하였다.

구조화된 비디오 문서의 데이터 모델 및 질의어와 색인 기법 (Data Model, Query Language, and Indexing Scheme for Structured Video Documents)

  • 류은숙;이규철
    • 한국멀티미디어학회논문지
    • /
    • 제1권1호
    • /
    • pp.1-17
    • /
    • 1998
  • 비디오 정보는 전자 도서관이나 WWW 및 주문형 비디오 (VOD) 시스템과 같은 다양한 응용분야에서 중요한 요소로 부각되고 있다. 비디오 정보는 특성상 계층적으로 구조화된 문서 형태를 가지기 때문에 본 논문에서는 이를 “구조화된 비디오 문서”라 부른다. 본 논문에서는 구조화된 비디오 문서를 데이터베이스에 효율적으로 저장하고, 검색하기 위한 데이터 모델과 질의어 및 색인 기법을 제안한다. 구조화된 비디오 문서는 논리적인 계층 구조 특성을 지니기 때문에, 본 논문에서는 객체 지향 데이터 모델을 이용하여 비디오 문서를 복합 객체로 모델링하고, 이를 저장하기 위한 객체 타입들을 정의한다. 또한 본 논문에서는 비디오 데이터의 캡션이나 주석을 기반으로 한 내용 기반 검색과 비디오 문서의 논리적 구조를 기반으로 한 구조 기반 검색을 제공하며, 비디오 문서의 시공간 관계 연산을 이용한 검색도 지원한다. 그리고, 구조화된 비디오 문서의 효율적인 질의와 색인 공간의 오버헤드를 줄이기 위해 최적화된 역 색인 기법을 제시한다.

  • PDF

대칭구조 SPN 블록 암호 알고리즘 (Symmetry structured SPN block cipher algorithm)

  • 김길호;박창수;조경연
    • 한국멀티미디어학회논문지
    • /
    • 제11권8호
    • /
    • pp.1093-1100
    • /
    • 2008
  • 블록 암호를 설계하는 방식으로 크게 Feistel 구조와 SPN 구조로 나눌 수 있다. Feistel 구조는 암호 및 복호 알고리즘이 같은 구조이고, SPN구조는 암호 및 복호 알고리즘이 다르다. 본 논문에서는 암호와 복호 과정이 동일한 SPN 구조 블록 암호 알고리즘을 제안한다. 즉 SPN 구조 전체를 짝수인 N 라운드로 구성하고 1 라운드부터 N/2라운드까지는 정함수를 사용하고, (N/2)+1 라운드부터 N 라운드까지는 역함수를 사용한다. 또한 정함수 단과 역함수 단 사이에 대칭 블록을 구성하는 대칭 단을 삽입한다. 본 논문에서 정함수로는 안전성이 증명된 AES의 암호 알고리즘을, 역함수로는 AES의 복호 알고리즘을 사용하고, 대칭 단은 32 비트 회전과 간단한 논리연산을 사용하여 비선형성을 증가시켜 바이트 또는 워드 단위의 공격에 강하게 한다. 본 논문에서 제안한 암호와 복호가 동일한 대칭 구조 SPN 알고리즘은 하드웨어 구성이 간단한 장점을 가지므로 제한적 하드웨어 및 소프트웨어 환경인 스마트카드와 전자 칩이 내장된 태그와 같은 RFID 환경에서 안전하고 효율적인 암호를 구성할 수 있다.

  • PDF

TV컬러 배경영상에서 얼굴영역 검출 알고리즘 (Algorithm of Face Region Detection in the TV Color Background Image)

  • 이주신
    • 한국항행학회논문지
    • /
    • 제15권4호
    • /
    • pp.672-679
    • /
    • 2011
  • 본 논문에서는 텔레비전 칼라영상에서 사람의 피부색을 기반으로 얼굴영역을 검출하는 방법을 제안하였다. 제안된 방법은 피부색을 샘플링하여 기준영상으로 놓고, 텔레비전 영상의 화소와 기준영상의 화소 사이의 유클리디안(Euclidean) 거리를 이용하여 얼굴후보 영역결정을 하였다. 얼굴 후보영역에서 눈 검출은 RGB 칼라를 CMY칼라 모델로 변환 하여 Y와 C 사이의 색차성분에 대한 평균값과 표준 편차를 이용하여 검출 하였다. 입술 영역은 RGB 칼라모델에서 YIQ 칼라 공간으로 변환 하여 Q 요소로 입술 영상을 검출 하였다. 얼굴영역 검출은 눈 영상과 입술 영상을 논리연산 하여 지식 기반으로 결정 하였다. 제안된 방법의 타당성을 입증하기 위하여 텔레비전 칼라영상에서 입력받은 정면 칼라 영상으로 실험한 결과, 얼굴영역 검출이 얼굴의 위치와 크기에 관계없이 검출됨을 보였다.