• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.35.2-35.2
• /
• 2011

나노와이어를 제작하는 많은 방법들 중에서 실리콘 기판을 무전해식각하여 실리콘 나노와이어를 제작하는 방법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해식각법을 이용한 실리콘 나노와이어 합성은 단결정 실리콘 나노와이어를 합성할 수 있고, p 또는 n형의 도핑 정도에 따라 원하는 전기적 특성의 기판을 선택하여 제작할 수 있다는 장점을 가지고 있다. 하지만 n형으로 도핑된 기판으로 나노와이어를 제작하였을 경우 식각으로 인한 나노와이어 표면의 거칠기로 인하여, 실제로는 n형 반도체 특성을 나타내지 않는 문제점을 가지고 있다. 따라서 본 연구에서는 무전해식각법으로 합성한 n형 나노와이어의 거칠기를 조절하고 filed-effect transistor (FET) 소자를 제작하여 나노와이어의 전기적 특성변화를 확인하였다. n형 나노와이어의 거칠기를 조절하기 위하여 열처리를 통해 표면을 산화시켰고, 열처리 시간에 따른 나노와이어 FET 소자를 제작하여 I-V 특성을 관찰하였다. 이때 절연막과 나노와이어 계면 사이의 결함을 최소화 하기 위하여 나노와이어를 poly-4-vinylphenol (PVP) 고분자 절연막에 부분 삽입시켰다. 나노와이어 표면의 거칠기는 high-resolution transmission electron microscopy (HRTEM)을 통하여 확인하였으며, 전기적 특성은 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage 값 등을 평가하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 추계학술발표대회
• /
• pp.22.2-22.2
• /
• 2011

Si 나노와이어를 합성하는 다양한 방법들 중에서 Si 기판을 나노와이어 형태로 제작하는 무전해 식각법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해 식각법을 이용한 Si 나노와이어는 p 또는 n형의 전기적 특성을 갖는 Si 기판의 도핑농도에 따라 원하는 전기적 특성을 갖는 나노와이어를 얻을 수 있을 것이라는 기대가 있었지만 n형으로 제작된 나노와이어의 경우 식각에 의한 표면의 거칠기 때문에 그 특성을 나타내지 못하는 문제점을 가지고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 합성하고 field-effect transistors (FETs) 소자를 제작하여 각각의 특성을 구현하였다. 나노와이어와 절연막 사이의 계면 결함을 최소화하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시킨 형태로 소자를 제작하였고, 특히 n형 나노와이어의 표면을 보다 평평하게 하기 위하여 열처리를 진행 하였다. 이렇게 각각의 특성이 구현된 나노와이어를 이용하여 soft-lithography 공정을 통해 complementary metal-oxide semiconductor (CMOS) 구조의 인버터 소자를 제작하였으며 그 전기적 특성을 평가하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.536-536
• /
• 2012

나노와이어는 센서, 메모리소자, 태양전지등과 같은 다양한 소자로 응용이 되고 있다. Bottom-up 방법으로 길러진 나노와이어들을 금속전극 위에 정렬 및 접합시킬 때, 나노와이어와 금속전극간의 기계적 접합강도와 안정적인 전기적 특성이 매우 중요하다. 본 연구에서는 열압착 공정과 솔더전극(Cr/Au/In/Au, Cr/Cu/In/Au)을 사용함으로써, 나노와이어를 금속전극에 압입시켜 강한 기계적 접합강도와 안정적인 전기적 특성을 얻을 수 있는 공정을 제안하였다. 나노와이어와 금속 전극간의 접합부 분석을 위해 scanning electron microscopy (SEM)와 transmission electron microscopy (TEM)을 이용하였으며, 기계적 특성은 lateral force microscopy (LFM), 전기적 특성은 semiconductor analyzer (Keithley 4200-SCS)를 사용하여 측정하였다. 접합강도 측정결과 lateral force가 나노와이어에 가해질 때 나노와이어가 파괴되는 힘에서도 나노와이어와 금속전극간의 접합부파괴가 일어나지 않았다. 또한 나노와이어와 금속전극간의 전기적 접촉특성은 안정적인 ohmic contact을 이루었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.487.1-487.1
• /
• 2014

현재 전 세계 태양광 시장의 주류를 이루는 단결정 실리콘 태양전지의 효율적 한계를 뛰어넘기 위하여 여러 가지 기술적 구조적 시도들이 이루어지고 있다. 그 중 기존의 피라미드 형태의 텍스쳐링 표면 대신 나노와이어 형상을 가지는 태양전지 개발이 주목을 받고 있다. 실리콘 웨이퍼 표면에 나노와이어가 수직 배열되어 있거나 텍스쳐링 표면에 나노와이어 형상이 있을 경우 SiNx가 증착된 피라미드 텍스쳐링 표면보다 반사도가 월등히 낮아져 light trapping을 기대할 수 있어 태양전지 개발에 응용하기 위한 나노와이어 형상 최적화에 본 연구의 목적이 있다. 실리콘 나노와이어 합성법에는 여러가지 방법들이 있으나 본 연구에서는 비교적 짧은 시간과 상온에서 공정이 이루어지는 무전해 식각법을 이용하여 실리콘 나노와이어를 합성하였다. 무전해 식각법은 은 이온과 실리콘 사이에서 일어나는 산화-환원 반응이 나노와이어 합성의 주요 기전이기 때문에 균일한 나노와이어를 형성하기 위하여 균일한 은 박막 형성과 적절한 반응시간이 요구된다. 본 연구에서는 반응시간을 조절하여 나노와이어의 길이 변화와 반사도의 변화를 FE-SEM과 UV-Vis-NIR spectroscopy를 통하여 관찰하였고 그 결과 나노와이어가 실리콘 웨이퍼 표면에 수직 배열되어 있는 형태와 텍스쳐링 표면에 나노와이어 형상이 있는 경우 SiNx가 증착된 피라미드 텍스쳐링 표면에 비해 월등히 향상된 반사율을 얻을 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.79.1-79.1
• /
• 2012

Si 기판을 무전해 식각하여 나노와이어 형태로 합성하는 방법은 쉽고 간단하기 때문에 이를 이용한 소자 특성 연구가 많이 진행되고 있다. 하지만 이러한 방법으로 제작된 Si 나노와이어의 경우 식각에 의하여 나노와이어 표면이 매우 거칠어지기 때문에 고유의 특성을 나타내기 어려워 표면 특성을 제어 할 수 있는 연구의 필요성이 대두되고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 각각 합성하고 그 특성을 구현하기 위하여 표면조절을 진행하였다. 특히 n형 나노와이어의 경우 표면의 OH- 이온으로 인하여 n채널 특성이 제대로 나타나지 않기 때문에 열처리를 이용하여 표면을 보다 평평한 형태로 조절하여 향상된 전기적 특성을 얻을 수 있었다. 여기에 나노와이어와 절연막 사이의 계면 결함을 최소화 하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시켜 나노와이어의 문턱전압 값을 조절하였다. 이를 바탕으로 complementary metal-oxide semiconductor(CMOS) 구조의 인버터 소자를 제작하였으며 p형 나노와이어가 절연막에 삽입된 정도에 따라 인버터의 midpoint voltage 값을 조절 할 수 있었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.118-118
• /
• 2018

Indium tim Oxide (ITO) 의 idium 공급 제한과 그 고유한 특성상 유연기판에 적용에는 한계가 있어 대체 물질 개발이 활발히 이뤄지는 가운데, 금속나노와이어는 그 중에서도 각광받는 물질 중 하나이다. 금속나노와이어 네트워크는 높은 전기 전도성, 투명성과 같은 많은 이점을 가지며 유연기판에 다양한 방법으로 손쉽게 제조할 수 있다. 이러한 장점에도 불구하고 금속나노와이어는 자체의 고유한 표면 거칠기 및 접착 문제 등으로 인해 그 한계를 가지며, 또한 polynivnylpyrolidone (PVP)의 코팅이 불가피하기 때문에 나노와이어 간의 높은 접촉저항 및 junction 문제는 해결과제로 남아있다. 본 연구에서는 이러한 금속나노와이어의 문제를 극복하기 위해 유도전류에 의해 와전류를 발생시켜 나노와이어 junction 부분에서 짧은 시간동안 국소적으로 용접시킬 수 있는 induction coil system을 구축하였다. 금속나노와이어 전극 기판의 투명도를 유지하며 기판과 나노와이어에 영향을 미치지 않고 electric field를 통해 nano-welding 하는 효과를 기대하였다. 그 결과, 실험에 사용한 은나노와이어와 구리나노와이어는 초기 투과도를 유지하면서 면저항을 각각 약 68 %, 50% 감소하는 효과를 보였다. 또한 표면 이미지 측정을 하여 표면 거칠기도 감소하였음을 확인하였으며, welding됨에 따라 내구성 향상에도 영향을 미쳤음을 bending test 와 adhesion test를 통해 그 특성이 향상되었음을 확인하였다. 본 연구에서 실시한 와전류를 이용한 나노용접 방법은 건식방법이며 열이 직접적으로 발생하지 않기 때문에 모든 종류의 금속 나노와이어에 적용될 것으로 기대하며, 짧은 시간과 저렴한 비용으로 넓은 영역에 적용 가능하다는 장점을 가져 다방면에 활용 가능할 것으로 기대한다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.20.2-20.2
• /
• 2009

최근 무전해 식각법을 이용한 실리콘 나노와이어 합성이 다양한 각도에서 이루어지고 있다. 무전해 식각법을 통한 나노와이어 합성은, 단결정 실리콘 기판에 촉매를 올려 기판을 식각할 수 있는데, 이 방법을 이용하여 넓은 면적의 수직방향으로 배열된 10 ~ 300nm 지름의 단결정 실리콘 나노와이어를 합성할 수 있다. 본 연구에서는 무전해 식각법으로 boron이 도핑된 p-type실리콘 기판을 식각하여 실리콘 나노와이어를 합성하였고, 단일 나노와이어의 field-effect transistor(FET) 소자가 가지는 전기적 특성에 대하여 분석하였다. 특히 무전해 식각법을 이용하여 나노와이어를 합성할 때, 촉매로 사용되는 Ag particle이 나노와이어에 미치는 영향에 대해서 분석해 보았다. FET 소자의 게이트 절연막은 가장 일반적으로 사용되는 SiO2 (300nm)와 고유전체로 잘 알려진HfO2(80nm)를 사용하여 전기적 특성을 비교하여 보았다. 한편, HfO2 박막은 atomiclayer deposition(ALD)장비를 이용하여 증착하였다. 합성된 실리콘 나노와이어의 경우 X-ray diffraction(XRD)로 결정성을 확인하였으며, high-resolution transmission electron microscopy(HRTEM)으로 결정성 및 나노와이어의 표면 형태를 확인하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, subthreshold voltage값을 평가하였다.

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2009년도 정기 학술대회
• /
• pp.247-250
• /
• 2009

본 연구에서는 반복하중을 받는 구리 나노와이어에서 나타나는 초탄성 거동을 분자동역학 전산모사를 통해 해석하였다. 나노스케일에서는 표면적 대 부피비가 매우 크기 때문에 표면효과가 지배적으로 나타난다. 이로 인해 벌크상태에서는 보이지 않던 새로운 성질들이 나노크기에서 나타나는데, 이러한 효과로 인해 나노와이어의 경우에는 초탄성 거동을 보인다. 초탄성 거동은 나노와이어의 결정학적 방향의 재배열에 의한 것으로써, 하중을 받는 동안 나노와이어의 결정 구조는 변하지 않으며, 쌍정의 발생 및 쌍정계면의 전파에 의해 결정학적 방향이 재배열된다. 재배열에 의해 부분적으로 변형되었던 나노와이어는 하중을 제거하거나 하중의 방향이 바뀜에 따라 원래의 상태를 회복하는 거동을 보이게 된다. 본 연구에서는 분자 동역학 전산 모사를 통해 <100>/{100} 구리 나노와이어가 반복적인 압축-인장 거동 하에서 초탄성을 보이게 됨을 확인하였으며, 반복 하중 싸이클을 증가시키는 전산모사를 통해 나노와이어의 초탄성이 영구적으로 유지됨을 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 추계학술발표대회
• /
• pp.30.2-30.2
• /
• 2009

본 연구에서는 stamping법을이용하여 절연막에 실리콘 나노와이어를 embed시킨 field-effect transistor(FET) 소자의 전기적 특성에 대하여 분석하였다. Stamping법은 나노와이어를 이용한 소자를 제작하는데 있어 쉽고 경제적인 방법으로 최근 많이 사용되고 있는데, 이 방법을 이용하여 나노와이어를 절연막에 embed 시켰다. 이때, 사용한 실리콘 나노와이어는 무전해 식각법을 통하여 합성하였다. 식각 시간을 조절하여 나노와이어의 길이가 $100{\mu}m$ 정도가 되도록 하였고, 나노와이어의 지름은 정제를 통하여 20 ~ 200nm내로 조절하였다. FET 소자의 게이트 절연막은가장 일반적으로 사용되는 SiO2 (200nm)와 고분자 절연막으로 잘 알려진 poly-4-vinylphenol(PVP)를 사용하였다. 실리콘 나노와이어의 전기적 특성을 각각 SiO2무기 절연막에서의 non-embedded상태, PVP 유기 절연막에서의 embedded 상태에서 비교분석 하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage값을 평가하였다.

• 한국진공학회지
• /
• 제22권2호
• /
• pp.105-110
• /
• 2013

Vapor-Liquid-Solid 방법을 이용하여 다양한 성장온도와 V/III 비율 아래 $In_xGa_{1-x}As$ 나노와이어를 실리콘 (111) 기판 위에 성장하였다. 나노와이어 성장은 화학기상증착(MOCVD)장치를 이용하였으며, 나노와이어의 구조적 특성은 주사전자현미경 및 투과전자현미경을 이용하여 분석하였다. 나노와이어의 조성비 분포를 확인하기 위하여 투과전자현미경에 장착된 Energy dispersive X-ray 분석기로 나노와이어의 길이에 따른 In과 Ga의 조성비를 측정하였다. 성장온도와 V/III 비율이 올라갈수록 In 조성비가 나노와이어 내부에서 크게 변하는 것을 확인하였는데, 이는 Vapor-Solid 방식에 의한 나노와이어 표면에서의 성장이 증가하기 때문으로 이해된다.