• 제목/요약/키워드: 기계.화학적 평탄화

검색결과 38건 처리시간 0.029초

중성 영역 구리 화학적 기계적 평탄화 공정에서의 작용기에 따른 부식방지제의 영향성 연구 (Study on the Effects of Corrosion Inhibitor According to the Functional Groups for Cu Chemical Mechanical Polishing in Neutral Environment)

  • 이상원;김재정
    • Korean Chemical Engineering Research
    • /
    • 제53권4호
    • /
    • pp.517-523
    • /
    • 2015
  • 금속 배선형성 재료가 구리로 대체됨에 따라 다마신(damascene) 공정이 도입되었고, 과증착된 구리를 화학적 기계적 평탄화(Chemical Mechanical Polishing, CMP) 방식을 통해 제거하는 구리 화학적 기계적 평탄화 공정이 필요하게 되었다. 본 연구에서는 중성영역 구리 화학적 기계적 평탄화 공정용 슬러리의 구성 요소 중 하나인 부식 방지제에 아미노기($-NH_2$)와 카르복실기(-COOH)를 부착시켜 그에 따른 영향성을 확인하고자 하였다. 1H-1,2,4-트리아졸(1H-1,2,4-triazole)을 기준 부식방지제로 선정하여 식각속도, 제거속도 및 화학적 식각력을 측정한 결과 아미노기는 높은 구리 식각 능력을 보여주는 반면, 카르복실기는 부식방지제 효과가 증대되어 기본 부식방지제보다 낮은 식각 능력을 보여주었다. 이는 높은 제거속도가 필요한 1차 구리 화학적 기계적 평탄화 공정에는 아미노기가, 높은 구리 제거속도/식각속도 비를 필요로 하는 2차 구리 화학적 기계적 평탄화 공정에는 카르복실기가 적합하다는 결론을 보여준다.

CMP의 화학 기계적 균형

  • 정해도
    • 기계저널
    • /
    • 제56권7호
    • /
    • pp.36-39
    • /
    • 2016
  • 이 글에서는 1G DR AM급 이상의 고집적 반도체 소자를 제조하기 위해 필수적인 표면 평탄화 방법으로 CMP(Chemical Mechanical Planarization) 공정을 소개한다. 특히 반도체 소자를 구성하는 재료의 화학적 반응과 기계적 마멸 정도에 적합한 연마(polishing) 처방을 제공하고자 한다.

  • PDF

화학 기계적 연마 시 패드 단면형상에 따른 연마특성 평가

  • 박기현;김형재;정해도
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2004년도 춘계학술대회 논문요약집
    • /
    • pp.149-149
    • /
    • 2004
  • 반도체 산업이 급속하게 발전함에 따라 고집적, 대용량이 요구되고 있으며, 이에 따라 선폭의 미세화, 웨이퍼 크기의 증가, 패턴의 다층화가 필수적인 조건으로 대두되고 있다. 이러한 요구를 만족시키기 위해서는 고정도의 표면상태와 칩과 웨이퍼 전면에서의 균일한 가공이 필요하다. 따라서 화학 기계적 연마를 통한 안정하고 고성능의 평탄화는 고집적 소자형성에 있어서 핵심 기술이 되고 있다.(중략)

  • PDF

전기화학-기계적 평탄화에 관한 연구 동향 분석 (Analysis of Research Trends on Electrochemical-Mechanical Planarization)

  • 이현섭;김지훈;박성민;추동엽
    • Tribology and Lubricants
    • /
    • 제37권6호
    • /
    • pp.213-223
    • /
    • 2021
  • Electrochemical mechanical planarization (ECMP) was developed to overcome the shortcomings of conventional chemical mechanical planarization (CMP). Because ECMP technology utilizes electrochemical reactions, it can have a higher efficiency than CMP even under low pressure conditions. Therefore, there is an advantage in that it is possible to reduce dicing and erosions, which are physical defects in semiconductor CMP. This paper summarizes the papers on ECMP published from 2003 to 2021 and analyzes research trends in ECMP technology. First, the material removal mechanisms and the configuration of the ECMP machine are dealt with, and then ECMP research trends are reviewed. For ECMP research trends, electrolyte, processing variables and pads, tribology, modeling, and application studies are investigated. In the past, research on ECMP was focused on basic research for the development of electrolytes, but it has recently developed into research on tribology and process variables and on new processing systems and applications. However, there is still a need to increase the processing efficiency, and to this end, the development of a hybrid ECMP processing method using another energy source is required. In addition, ECMP systems that can respond to the developing metal 3D printing technology must be researched, and ECMP equipment technology using CNC and robot technology must be developed.

CMP 공정에서 접촉계면 특성변화에 따른 마찰력 신호 분석

  • 김구연;김형재;박범영;정해도
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2004년도 춘계학술대회 논문요약집
    • /
    • pp.144-144
    • /
    • 2004
  • 마이크로프로세서가 점점 더 고집적화 되어감에 따라 가장 중요한 반도체 제조 기술 중 하나인 로광시 초점 심도를 맞추기 위해 웨이퍼의 광역 평탄화가 요구되어 왔다. 화학 기계적 연마기술(CMP: Chemical Mechanical Polishing)은 80년대 중반 IBM에 의해 제안된 이후 이러한 요구를 만족시키기 위해서 마이크로프로세서산업에 있어서 필수 기술로 자리매김 되고 있다. 화학 기계적 연마기술은 연마 결과에 영향을 미치는 인자가 많아 체계적인 기술로 발전되지 못하고 경험적인 기술에 머물러 있는 단계이다.(중략)

  • PDF

화학기계적폴리싱(CMP)에 의한 층간절연막의 광역평탄화에 관한 연구 (A Global Planarization of Interlayer Dielectric Using Chemical Mechanical Polishing for ULSI Chip Fabrication)

  • 정해도
    • 한국정밀공학회지
    • /
    • 제13권11호
    • /
    • pp.46-56
    • /
    • 1996
  • Planarization technique is rapidly recognized as a critical step in chip fabrication due to the increase in wiring density and the trend towards a three dimensional structure. Global planarity requires the preferential removal of the projecting features. Also, the several materials i.e. Si semiconductor, oxide dielectric and sluminum interconnect on the chip, should be removed simultaneously in order to produce a planar surface. This research has investihgated the development of the chemical mechanical polishing(CMP) machine with uniform pressure and velocity mechanism, and the pad insensitive to pattern topography named hard grooved(HG) pad for global planarization. Finally, a successful result of uniformity less than 5% standard deviation in residual oxide film and planarity less than 15nm in residual step height of 4 inch device wafer, is achieved.

  • PDF

Chemical Mechanical Polishing (CMP) 공정을 이용한 Mutilevel Metal 구조의 광역 평탄화에 관한 연구 (A Study for Global Planarization of Mutilevel Metal by CMP)

  • 김상용;서용진;김태형;이우선;김창일;장의구
    • 한국전기전자재료학회논문지
    • /
    • 제11권12호
    • /
    • pp.1084-1090
    • /
    • 1998
  • As device sizes are scaled down to submicron dimensions, planarization technology becomes increasingly important for both device fabrication and formation of multilevel interconnects. Chemical mechanical polishing (CMP) has emerged recently as a new processing technique for achieving a high degree of planarization for submicron VLSI applications. The polishing process has many variables, and most of which are not well understood. The factors determine the planarization performance are slurry and pad type, insert material, conditioning technique, and choice of polishing tool. Circuit density, pattern size, and wiring layout also affect the performance of a CMP planarization process. This paper presents the results of studies on CMP process window characterization for 0.35 micron process with 5 metal layers.

  • PDF

슬러리 종류에 따른 투명전도박막의 연마특성 (CMP Properties of TCO Film by kind of Slurry)

  • 박주선;최권우;이우선;나한용;고필주;서용진
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.539-539
    • /
    • 2008
  • 본 논문에서는 투명전도박막의 균일한 표면특성을 확보하기 위해 광역평탄화 공정을 적용하여 투명전도 박막의 표면 거칠기를 연구하였으며 슬러리의 종류에 따른 박막의 연마특성을 연구하였다. 본 실험에서 사용된 ITO 박막은 RF Sputtering에 의해 제작되었고 하부 기판은 석영 Glass가 사용되었다. 광역평탄화를 위한 CMP 공정은 고분자 물질계열의 패드위에 슬러리입자를 공급하고 웨이퍼 캐리어에 하중을 가하며 웨이퍼의 표면을 연마하는 방법으로 가공물을 탄성패드에 누르면서 상대 운동시켜 가공물과 친화력이 우수한 부식액으로 화학적 제거를 함과 동시에 초미립자로 기계적 제거를 하는 것이다. ITO 박막의 평탄화를 위한 공정조건은 Polisher pressure 300 g/$cm^2$, 슬러리 유속 80 ml/min, 플레이튼속도 60 rpm으로 하였다. 위의 조건에 따라 공정을 진행 후 연마특성을 측정하였으며 이때 사용된 슬러리는 산화막에 사용되는 실리카슬러리와 금속연마용 슬러리인 EPL을 사용하였다. 연마율은 실리카 슬러리가 EPL슬러리에 비해 높음을 확인 하였다. CMP 공정에 의해 평탄화를 수행 할 경우 실리카슬러리와 EPL슬러리 모두 CMP전에 비해 돌출된 힐록들이 감소되었음을 알 수 있었다. 비균일도 특성은 모든 슬러리가 양호한 특성을 나타내었다. 평탄화된 박막의 표면과 거칠기 특성은 AFM(XE-200, PSIA Company) 을 이용하여 분석을 하였다.

  • PDF

와전류센서를 이용한 실시간 웨이퍼 박막두께측정 시스템 구현 (Real-time wafer thin-film thickness measurement system implementation with eddy current sensors.)

  • 김남우;허창우
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 추계학술대회
    • /
    • pp.383-385
    • /
    • 2013
  • 반도체소자의 고속실현을 위해서 알루미늄배선에서 40% 가량 성능을 높이는 반면 제조비용은 30%까지 낮출 수 있는 구리를 선호하고 있으나, 식각이 잘 되지 않아 원하는 패턴으로 만들어 내기가 곤란한 공정기술의 어려움과 구리물질이 지닌 유독성문제를 가지고 있다. 기존의 식각기술로는 구리패턴을 얻을 수 없는 기술적 한계 때문에 화학.기계적 연마(CMP)를 이용한 평탄화와 연마를 통해서 구리배선을 얻는 다마스커스(Damascene)기술이 개발됐고 이를 이용한 구리배선기술이 현실적으로 가능하게 됐다. CMP를 이용한 평탄화 및 연마 공정에서 Wafer에 도포된 구리의 두께를 실시간으로 측정하여 정밀하게 제어할필요가 있는데, 본 논문에서는 와전류를 이용하여 옹고스트롬 단위의 두께를 실시간으로 측정하여 제어 하는 시스템구현에 대해 기술한다.

  • PDF