• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.327-333
• /
• 1995

전자소자의 축소화에 따라 박막배선에서의 electromigration은 점차 극소전자 디바이스의 주요 결함원인으로 부각되고 있다. 본 실험에서는 현재 박막 배선 재료로 가장 널리 사용되고 있는 AI-1%Si 금속박막배선의 electromigration에 대한 온도 및 배선길이의 의존성에 관하여 연구하였다. PSG($8000AA$)/SiO2(1000$\AA$)/AI-1%Si(7000$\AA$)/SiO2(5000$\AA$)/p-Si(100)의 보호막처리되지 않은 시편 등을 standard photolithography 공정을 이용하여 각각 제작하였다. 선폭 3$\mu$m, 길이 100, 400, 800, $\1600mu$m등의 AI-1%Si 배막배선구조를 사용하였다. 가속화실험을 위해 인가된 d.c.전류밀도는 4.5X106A/$ extrm{cm}^2$이었고 실온에서 $100^{\circ}C$까지의 분위기 온도에서 electromigration test를 진행하였다. 박막배선의 길에에 따른 MTF(Mean-Time-to-Failure)는 임계길이 이상에서 포화되는 경향을 보이며 이는 보호막층의 유무에 관계없이 나타난다. 선폭 $3\mu$m인 AI-1%Si 박막배선에서 임계길이는, 보호막처리된 시편은 $800\mu$m, 보호막처리되지 않은 시편은 $400\mu$m 배선길이에서 나타난다. 이러한 포화의 경향은 낮은 온도에서 더욱 명확해지는 특성을 보인다. 각 시편에서 electromigration에 대한 활성화에너지도 MTF의 특성과 유사하게 임계길이 이상에서 포화되는 특성을 보인다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.260-260
• /
• 2012

최근 IT산업의 급속한 발달로 모바일 제품과 반도체 및 IC 패키지 등의 전자제품의 소형화, 경량화 및 고성능화되어 가고 있다. 따라서 반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 최소 선폭을 갖는 디바이스에서는 구리를 배선 재료로 전환하고, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 반도체 소자 공정 중 시료 표면 위에 형성되는 오염물은 파티클, 유기오염물, 금속 불순물 그리고 자연 산화막으로 나눌 수 있다. 구리 표면에 생성되는 부식생성물의 종류에는 CuO, $Cu_2O$, $Cu(OH)_2$, $CuCO_3{\cdot}Cu(OH)_2$와 같은 생성물들이 있다. 이러한 부식생성물이 구리박막 표면에 형성이 되면 성장된 구리박막의 특성을 저하시키게 된다. 이러한 다양한 오염물들을 제거하기 위해서 여러 가지 전처리 공정에 대한 연구가 보고되고 있다. 본 연구에서, 스퍼터 방식으로 구리를 증착한 웨이퍼 (Cu/Ti/Si) 를 대기 중에 노출시켜 자연 산화막을 성장시키고, 이 산화막과 대기로부터 흡착된 불순물을 제거하기 위해 계면 활성제인 TS-40A와 $NH_4OH$ 수용액을 사용하여 이들 수용액이 구리 표면층에 미치는 영향에 대해 조사 분석하였다. 사용된 TS-40A는 알칼리 탈지제로서 웨이퍼 표면의 유기물을 제거하는 역할을 하며, $NH_4OH$는 구리를 제거하는 부식액으로 산업현장에서 널리 사용되고 있다. 다양한 표면 전처리 조건에 따른 구리박막 표면의 형상 및 미시적 특성변화를 SEM과 AFM을 이용하여 관찰하였고, 표면의 화학구조 및 성분 변화를 관찰하기 위해 XPS를 측정하였으며, 전기적 특성변화를 관찰하기 위해 4-point prove를 사용하여 박막의 면저항을 측정하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2008.11a
• /
• pp.3-4
• /
• 2008

로직 디바이스에서는 알루미늄을 대신하여 구리로 backend-of-line(BEOL) 금속화공정이 대체되고 있다. 그러나 메모리 디바이스에서 구리 배선으로의 전환이 쉽지 않다. Cu-seed layer는 구리 배선을 메모리 디바이스에 적용하기 위해서 필요한 gap-fill 확장성을 개선하기 위한 중요한 부분을 차지한다. Cu-seed layer 증착을 위한 향상된 PVD 장비인 Eni 스퍼터를 소개한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1995.06a
• /
• pp.48-49
• /
• 1995

전자소자의 축소화에 따라 electromigration은 점차 반도체 디바이스의 주요 결함 원 인으로 부각되고 있다. 본 실험은 현재 배선 재료로 널리 사용되고 있는 Al-1%Si 금속박막 배선의 electromigration에 대한 온도 및 배선길이 의존성에 관하여 연구하였다. ppLCC(pplastic Leaded Chipp Carrier) ppackage된 ppSG(8000$\AA$)/SiO2(1000$\AA$)/Al-1%Si(7000 $\AA$)/SiO2(5000$\AA$)/pp-typpe Si(100)의 보호막처리된 시편과 Al-1%Si/SiO2(5000$\AA$)/pp-typpe Si(100)의 보호막처리되지 않은 시편등을 standard pphotolithograpphy 공정을 이용하여 각각 제작하였다. 선폭 3$mu extrm{m}$, 길이 100, 400, 800, 1600$\mu\textrm{m}$의 등의 Al-1%Si 박막배선구조를 사용하 였다. 가속화실험을 위해 인가된 D.C 전류밀도는 4.5$\times$106A/cm2이었고 실온에서 10$0^{\circ}C$까지 의 분위기 온도에서 electromigration를 실행하였다. 박막배선길이에 따른 MTF(Mean Time-to-Failure)는 임계길이 이상에서 포화되는 경향을 보이며 임계길이는 Al-1%Si 박막 배선에서 분위기온도에 따라 길이 400$\mu\textrm{m}$과 800$\mu\textrm{m}$범위에서 나타났다. 각 시편에서 electromigration에 대한 활성화에너지도 MTF의 특성과 유사하게 임계길이 이상에서 포화 되는 특성을 타나내었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.40-40
• /
• 2000

직접 회로의 소자크기가 더욱 미세화에 따라, 기존에 사용하는 금속 배선의 저항과 금속 배선과 층간 유전 물질에 의한 정전용량의 증가로 인한 시간 지연 (RC time delay) 문제가 크게 대두되고 있다. 이 문제를 해결하기 위해 비유전율이 낮은 물질을 층간 유전체로 사용하여 정전용량을 낮추는 것이 필요하다. 기존의 실리콘 산호막 대신에 MSSQ(methylsilsequioxance)를 이용할 때 필요한 건식 식각 공정을 연구하였다. MSSQ 물질을 patterning 하기 위해 습식 공정의 부산물인 폐액 등의 문제점이 발생하지 않을 뿐만 아니라, 소자의 손상이 적고 선택비가 높으며, 식각의 이방성을 향상시킬 수 있는 장점을 갖고 있는 반응 이온 식각기(reactive ion etchin)을 이용하였다. CF4/O2 plasma를 사용하였는데, 가스의 양의 flow rate와 조성비, RF pover(50, 100, 150 W)등의 변화에 따른 식각 특성을 알아보았다. atep, SEM, AFM등을 이용하여 측정·분석하였다.

• Journal of the Korean Electrochemical Society
• /
• v.10 no.2
• /
• pp.94-103
• /
• 2007

The transition of interconnection metal from aluminum alloy to copper has been introduced to meet the requirements of high speed, ultra-large scale integration, and high reliability of the semiconductor device. Since copper, which has low electrical resistivity and high resistance to degradation, has different electrical and material characteristics compared to aluminum alloy, new related materials and processes are needed to successfully fabricate the copper interconnection. In this review, some important factors of multilevel copper damascene process have been surveyed such as diffusion barrier, seed layer, organic additives for bottom-up electro/electroless deposition, chemical mechanical polishing, and capping layer to introduce the related issues and recent research trends on them.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.106-106
• /
• 2003

반도체 소자의 고집적화에 따라 채널길이와 배선선 폭은 점차 줄어들고, 이에 따라 단채널효과, 소스/드레인에서의 기생저항 증가 및 게이트에서의 RC 시간지연 증가 등의 문제가 야기되었다. 이를 해결하기 위하여 자기정렬 실리사이드화(SADS) 공정을 통해 TiSi2, CoSi2 같은 금속 실리사이드를 접촉 및 게이트 전극으로 사용하려는 노력이 진행되고 있다. 그런데 TiSi2는 면저항의 선폭의존성 때문에, 그리고 CoSi2는 실리사이드 형성시 과도한 Si소모로 인해 차세대 MOSFET소자에 적용하기에는 한계가 있다. 반면, NiSi는 이러한 문제점을 나타내지 않고 저온 공정이 가능한 재료이다. 그러나, NiSi는 실리사이드 형성시 NiSi/Si 계면의 산화와 거침성(roughness) 때문에 높은 누설 전류와 면저항값, 그리고 열적 불안정성을 나타낸다. 한편, 초고집적 소자의 배선재료로는 비저항이 낮고 electro- 및 stress-migration에 대한 저항성이 높은 Cu가 사용될 전망이다. 그러나, Cu는 Si, SiO2, 실리사이드로 확산·반응하여 소자의 열적, 전기적, 기계적 특성을 저하시킨다. 따라서 Cu를 배선재료로 사용하기 위해서는 확산방지막이 필요하며, 확산방지재료로는 Ti, TiN, Ta, TaN 등이 많이 연구되고 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.125-125
• /
• 2018

반도체 소자의 미새화에 따라 선폭이 10nm 이하로 줄어듦에 따라, 금속 배선의 저항이 급격하게 상승하고 있다. Cu는 낮은 저항과 높은 전도도를 가지고 있어 현재 배선물질로써 가장 많이 사용되고 있지만, 소자가 미세화됨에 따라 Cu를 미래의 배선물질로써 계속 사용하기에는 몇 가지 문제점이 제기되고 있다. Cu는 electron mean free path (EMFP)가 39 nm로 긴 특성을 가지기 때문에, 선폭이 줄어듦에 따라 surface 및 grain boundary scattering이 증가하여 저항이 급격하게 증가한다. 또한, technology node에 따른 소자의 operating temperature와 current density의 증가로 인해 Cu의 reliability가 감소하게 된다. 텅스텐은 EMFP가 19 nm로 짧은 특성을 가지고 있어, 소자의 크기가 줄어듦에 따라 Cu보다 낮은 저항 특성을 가질 수 있으며, 녹는점이 3695K로 1357K인 Cu보다 높으므로 배선물질로써 Cu를 대체할 가능성이 있다. 본 연구에서는 Inductively Coupled Plasma (ICP) assisted magnetron sputtering을 통해 매우 얇은 텅스텐 박막을 증착하여 저항을 낮추고자 하였다. 고밀도 플라즈마의 방전을 위해, internal-type coil antenna를 사용하였으며 텅스텐 박막의 증착을 위해 DC sputter system이 사용되었다. 높은 에너지를 가진 텅스텐 이온을 이용하여 낮은 온도에서 고품위 박막을 증착할 수 있었으며, dense한 구조의 박막 성장이 가능하였다. ICP assisted를 이용하여 증착했을 때와, 그렇지 않을 때를 비교하여 ICP 조건에 따라서 박막의 저항이 감소함을 확인할 수 있었을 뿐만 아니라 최대 약 65% 감소함을 확인할 수 있었다. XRD를 이용하여 ICP power를 인가했을 때, 높은 저항을 갖는 A-15 구조를 가진 ${\beta}$ peak의 감소와 낮은 저항을 갖는 BCC 구조를 가진 ${\alpha}$ peak의 증가를 상온과 673K에서 증착한 박막 모두에서 확인하였으며, 이를 통해 ICP power가 저항 감소에 영향을 미친다는 것을 확인하였다. 또한, 두 온도 조건에서 grain size를 계산하여 ICP power를 인가함에 따라 두 조건 모두 grain size가 증가하였음을 조사하였다. 또한, XPS 분석을 통해 ICP power를 인가하였을 때 박막의 저항에 많은 영향을 끼치는 O peak이 감소하는 것을 통해 ICP assisted의 효과를 확인하였다. 이를 통해, ICP assisted magnetron sputtering을 통해 텅스텐 박막을 증착함으로써 차세대 배선물질로써 텅스텐의 가능성을 확인할 수 있었다.

• Journal of the Korean Vacuum Society
• /
• v.16 no.5
• /
• pp.348-352
• /
• 2007

In submicron processes, the feature size of ULSI devices is critical, and it is necessary both to reduce the RC time delay for device speed performance and to enable higher current densities without electromigration. In case of contacts between semiconductor and metal in semiconductor devices, it may be very unstable during the thermal annealing process. To prevent these problems, we deposited tungsten carbon nitride (W-C-N) ternary compound thin film as a diffusion barrier for preventing the interdiffusion between metal and semiconductor. The thickness of W-C-N thin film is $1,000{\AA}$ and the process pressure is 7mTorr during the deposition of thin film. In this work we studied the interface effects W-C-N diffusion barrier using the XRD and 4-point probe.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.158-158
• /
• 2010

최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작 시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하고 패턴이 형성된 유리 기판은 스퍼터에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al, Cr, ITO, Sn을 증착하면서 실시간으로 시간에 따른 면저항을 측정하며 이 때 스퍼터 내부 진공도는 $4.6{\times}10^{-5}$까지 낮춰준 후 각각의 금속에 맞는 진공도를 설정하였다. 20.0 sccm의 Ar가스를 넣고 100 W파워로 플라즈마를 형성시켜 금속을 증착하면서 4-point probe를 이용하여 실시간으로 면저항을 측정했다. 1초 단위로 면저항을 측정한 결과 평균적으로 Al은 71초, Cr은 151초, ITO는 61초, Sn은 20초에 저항이 급격히 감소함을 알 수 있었다. 또한 저항이 급격히 감소한 시점의 박막 두께를 알기 위해Surface profiler로 박막두께를 측정한 결과 1초당 Al은 $4\;{\AA}$, Cr은 $1.7\;{\AA}$, ITO는 $2.7\;{\AA}$, Sn은 $6.7\;{\AA}$ 이었다. 실험적으로 R은 면저항, T는 증착 시간이라 할 때 Y축을 $R{\times}T^3$으로 하고 X축을 T로 설정하고 그래프로 나타내면 Y축 값이 최소값을 갖는 시점이 유착두께임을 확인하였다. 본 연구는 실시간 면저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초자료를 제공함으로써 신기술 발전에 공헌할 것이다.