• 대한토목학회논문집
• /
• 제13권2호
• /
• pp.73-84
• /
• 1993

본(本) 연구(研究)에서는 분할기법(分割技法)을 이용하여 평면(平面)트러스구조물(構造物)의 형상최적화(形狀最適化)를 시도(試圖)하였다. 본(本) 연구(研究)의 제(第)1단계(段階)(Level 1)에서는 다른 연구(研究)와 달리 응력제약(應力制約)을 감도해석(感度解析)에 효율적(效率的)이라고 알려진 설계공간법(設計空間法)에 의해서 부재응력근사화(部材應力近似化)를 하므로서 비선형최적화문제(非線形最適化問題)가 선형계획문제(線形計劃問題)로 변환(變換)되어 해(解)를 효율적(效率的)으로 구할 수 있고 또한 감도해석(感度解析)을 위한 구조해석수(構造解析數)를 줄일 수 있다. 목적함수(目的凾數)는 구조물(構造物)의 중량(重量)이 최소(最小)가 되도록 중량함수(重量凾數)를 택하였다. 제약조건식(制約條件式)으로는 허용응력(許容應力), 좌굴응력(挫屈應力), 변위제약(變位制約) 및 설계변수(設計變數) 상하한치제약(上下限値制約)을 부과(附課)하였고 다(多) 재하조건(載荷條件)을 고려(考慮)하여 최적화문제(最適化問題)를 형성(形成)하였다. 제(第)2단계(段階)(Level 2)에서는 설계변수(設計變數) 및 조정변수(調整變數)를 절점좌표(節點座標)로 하고 목적함수(目的凾數)로는 중량함수(重量凾數)로 하여 최적화문제(最適化問題)를 형성(形成)하였다. 절점좌표(節點座標)만을 설계변수(設計變數)로 하므로서 무제약최적화문제(無制約最適化問題)로 형성(形成)되므로 최적화(最適化) 과정(過程)이 용이(容易)하다. 본(本) 연구(研究)의 제(第)1단계(段階)에서는 부재응력(部材應力)을 근사화(近似化)하여 단면(斷面)을 최적화(最適化)하고 제(第)2단계(段階)에서는 형상(形狀)만 최적화(最適化)하는 분할기법(分割技法)을 트러스구조물(構造物)에 적용(適用)한 결과 본(本) 연구(研究)는 트러스구조물(構造物)의 형태(形態), 제약조건식(制約條件式)에 구애받지 않고 최적해(最適解)에 부재응력근사화(部材應力近似化)로 인하여 효율적(效率的)으로 수렴(收斂)하였고 또한 타(他)의 연구(研究)와 거의 동일(同一)한 연구(研究) 결과(結果)를 얻었으며 형상최적화(形狀最適化)로 트러스구조물(構造物)의 중량(重量)을 5.4% - 15.4% 까지 감소(減少)시켰다.

• 한국정보통신학회논문지
• /
• 제21권12호
• /
• pp.2213-2220
• /
• 2017

EGML (Effective Gaussian Mixture Learning) 기반의 배경차분 기법을 이용한 이동객체 검출 (Moving Object Detection; MOD) 프로세서의 효율적인 하드웨어 구현 방식을 제안한다. 하드웨어 복잡도를 감소시키기 위해 배경 생성에 사용되는 일부 연산을 근사화하여 구현하였으며, 배경차분과 가우시안 계산의 나눗셈 연산에 사용되는 하드웨어 자원이 공유되도록 설계하였다. 설계한 MOD 프로세서는 MATLAB/Simulink를 이용한 HDL-netlist 시뮬레이션과 FPGA-in-the-loop 방식을 통해 기능을 검증하였다. IEEE CDW-2014 데이터 세트의 6가지 영상을 입력으로 사용하여 MOD 성능을 평가한 결과, 평균 재현율(recall)은 0.7700, 평균 정밀도(precision)는 0.7170, F-measure가 0.7293으로 평가되었다. Xilinx ISE를 이용하여 FPGA 합성한 결과, Virtex5 XC5VSX95T 디바이스에서 총 882 슬라이스와 $146{\times}36kbit$의 블록 램으로 구현되었으며, 동일한 알고리듬을 적용한 기존의 구현 사례에 비해 약 60%의 하드웨어를 감소시켰다. MOD 프로세서는 최대 75 MHz의 클록 주파수로 동작하여 $800{\times}600$ 해상도의 영상에 대해 39 fps의 성능으로 실시간 처리가 가능한 것으로 평가되었다.

• 한국전자파학회논문지
• /
• 제24권1호
• /
• pp.98-105
• /
• 2013

본 논문에서는 초광대역 벽 투과 레이더를 이용한 벽 내부 진단에 대한 유한차분 시간영역(finite-difference time-domain, FDTD) 시뮬레이션과 데이터 처리 기술에 대한 연구를 소개한다. 본 연구에서는 2차원 FDTD 기법을 이용하여 실제 측정과 유사한 조건으로 시뮬레이션을 수행하기 위해 우선 전파의 감쇄, 투과 특성, 해상도 등을 고려하여 0.3~7 GHz의 초광대역을 갖는 반대 극성 비발디 안테나(anti-podal vivaldi antenna)를 설계/제작하였다. 다음으로 제작된 안테나의 방사 패턴을 측정한 후 이것을 FDTD 시뮬레이션의 소스로 사용하여 콘크리트 벽 경계면과 벽 내부의 금속으로부터 반사된 데이터를 얻었다. 다음으로 이 데이터를 처리하고 레이더 영상을 생성하여 벽 내부를 관찰하였다. FDTD 시뮬레이션에서는 일반적으로 사용되고 있는 등방성 점 소스와 다항식으로 측정된 방사 패턴을 근사화하여 소스로 적용한 2가지 경우에 대해 비교하였으며, 그 결과, 안테나 패턴을 적용했을 경우 등방성 점 소스를 사용한 경우에 비해 최대 약 2.5 dB 높은 신호 대 잡음비를 얻을 수 있었다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제19권5호
• /
• pp.92-103
• /
• 2015

Box-Wilson 실험계획법은 보통 중심합성계획법으로 알려져 있으며, 변동성이 존재하는 정보를 실험 계획적 방법으로 수집하는 설계 기법이다. 이 방법은 최소의 설계비용으로 가능한 많은 정보를 얻는 목적으로 고안되었다. 본 연구에서는 60 MPa급 고강도 자기충전형 콘크리트(HSSCC)를 대상으로 다양한 성능에 대한 여러 배합인자들의 효과를 효율적으로 파악하고 최적배합을 찾는 과정에 이 방법을 적용하였다. HSSCC의 배합인자(요인)와 물리적 성능(반응) 사이의 비선형적 관계는 2차 다항식으로 반응표면을 근사화 모델링하였으며, 요인점=25=32개, 축점=2k=10개, 중심점은 각 축에서 2번 씩 10개, 총 52개의 실험점에서 물시멘트비, 단위시멘트량, 잔골재비, 단위플라이애쉬량, 단위고성능감수량의 총 5개의 인자에 따른 압축강도, 통과능력, 재료분리저항성, 제조비용, 밀도 등의 총 5개의 반응을 파악하기 위한 실험이 실시되었다. 연구의 결과 Box-Wilson 실험계획법은 배합인자와 반응 사이의 관계를 과학적인 방법으로 계획하고 객관적으로 해석하는 데 매우 효과적이었으며, 수치해석적인 방법으로 최적배합을 계산할 수 있었다.

• 한국지능시스템학회논문지
• /
• 제16권6호
• /
• pp.683-690
• /
• 2006

무선 센서 네트워크에서 에너지 소비의 효율성은 전체 네트워크 수명 시간을 결정하기 때문에 에너지 소비를 최소화하기 위한 연구가 활발히 진행되고 있다. 무선 센서 네트워크에서 에너지 보전을 위해서는 운영에 필요한 최소한 센서 노드만을 활성화된 상태로 유지하고 나머지 노드들은 휴면 상태로 유지하여 불필요한 에너지 소비가 일어나지 않도록 하여야 한다. 그러나 얼마만큼의 센서 노드들을 최적의 운영 노드 집합에 포함시킬 것인지를 계산하는 것은 NP-hard 문제로 알려져 있다. 본 논문에서는 최적에 근접한 커버 집합(cover set)을 생성하기 위하여 CVT 기반의 근사화 알고리즘을 제안하였다. 제안된 알고리즘에서는 센서의 통신 범위가 센싱 범위의 두 배 이상이면 커버 집합에 속한 센서 노드 간의 연결이 즉시 이루어지도록 하고 반면에 통신 범위가 센싱 범위의 두 배 이하이면 커버 집합의 접속성 보장을 위하여 보조 노드를 결정하는 연결 기법을 제시하였다. 마지막으로 제안된 알고리즘의 성능 평가를 위하여 이론적 분석과 실험을 수행하였으며, 실험결과를 통해 제안된 알고리즘이 Greedy 알고리즘보다 CCS(Connected Cover Set)의 크기와 실행 시간 측면에서 우수함을 보였다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제32권5호
• /
• pp.406-415
• /
• 2005

인터넷의 발전으로 웹 상에 수많은 문서 및 정보가 존재하는 상황에서 사용자가 원하는 정보를 담은 웹 문서를 검색하여 주는 웹 정보 검색 기술은 매우 중요하게 되었다. 본 논문에서는 웹 정보 검색 시스템의 성능 향상에 효과적인 몇 가지 주요한 기술을 제안하였다. 기존 시스템들은 주로 문서와 질의의 유사도를 계산하여 이를 주요 정보로 이용하였다. 그러나 본 논문에서는 여기에서 한 걸음 더 나아가 문서 안의 각 문장들이 질의와 얼마나 유사한가를 계산하여 이를 이용하는 기법을 제안하였다. 이러한 문장-질의 유사도를 성숙된 자연어 처리 기술 없이 근사적으로 계산하는 방법을 소개하였다. 그리고 이계산 작업은 문서 수의 증가에 선형적인 계산량의 증가를 가져 옴을 보임으로써 실용적인 대용량 시스템에서도 사용할 수 있음을 보였다. 그 다음으로 제안된 주요한 기술은 출력 문서의 순위화에 계층적인 개념을 도입하는 것이다. 이 기법을 사용함으로써 상당한 성능 향상을 이룰 수 있음을 보였다. 그 외에도 웹 문서의 특징인 하이퍼 링크 정보와 타이틀 정보를 이용하여 어느 정도의 성능 개선을 가져올 수 있음을 보였다. 이러한 기술들의 타당성을 입증하기 위해 대용량 웹 정보검색 시스템을 개발하고 실험하였다.

• 한국전산구조공학회논문집
• /
• 제29권6호
• /
• pp.583-590
• /
• 2016

본 논문은 강형식 기반의 MLS 차분법에 Rayleigh 감쇠효과를 적용한 동적균열진전 해석기법을 제시한다. Rayleigh 감쇠 효과가 반영된 동적 평형방정식과 구성방정식을 도출하고, MLS 미분근사식을 이용하여 지배방정식들을 이산화하였다. 평형방정식뿐만 아니라 구성방정식에서도 감쇠효과를 적절하게 고려하여 기존의 무요소 강정식화 기법에서 고려하지 못했던 비례감쇠 알고리즘을 구현하였다. 시간관련 항을 포함한 동적 평형방정식은 중앙차분법(central difference method)을 이용하여 시간적분 하였고, 속도에 대한 차분식을 lagging시켜 이산화 방정식을 간소화시켰다. 균열의 기하학적 특성은 표면력 '0'인 자연경계 조건을 균열면에 놓인 절점들에 부과하여 묘사하였으며, 균열성장으로 인해 해석단계마다 변하는 절점의 생성 및 이동 효과를 계방정식 구성에 반영하였다. 단일균열과 다중균열을 갖는 수치예제를 통해서 제안된 수치기법의 정확성을 검증하였으며, 비례감쇠 효과의 고려가 동적균열진전 해석결과에 미치는 영향을 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제12권1호
• /
• pp.211-216
• /
• 2012

연속시간 시스템의 제어 이론은 잘 개발되어 왔다. 컴퓨터 기술의 발달로 인해 디지털 제어 기법이 여러 분야에 적용되어 왔다. 제어 시스템에 시간 지연이 있는 경우는 시스템을 효율적으로 제어하는 것이 어렵다. 제어기와 액츄에이터 그리고 센서와 제어기 간에 있는 지연은 제어 성능을 떨어뜨리고 전체 시스템을 불안정하게 할 수 있다. 본 논문에서는 다중의 상태, 입력 그리고 출력 지연을 가지는 제어 시스템을 위한 새로운 근사 이산화 방법과 디지털 설계 그리고 조정가능한 계수를 가지는 일반화된 쌍선형 변환 방법을 제안한다. 이 방법은 정수의 시간 지연을 가지는 이산 시간 모델을 동일한 연속 시간 모델로 다시 변환할 수 있다. 실제적인 예제를 통해 제안된 방법의 효율성을 증명한다.

• 한국지능시스템학회논문지
• /
• 제16권2호
• /
• pp.138-143
• /
• 2006

본 논문은 불확실성을 포함한 비선형 시스템에 대한 제어를 위해 강인 지능형 디지털 재설계의 전 역적 접근 방안에 대해 제안하고자 한다. 이산화를 통한 제어기 설계에 있어서 불확실성이 포함된 실시간 비선형 시스템에 대해 보다 효율적이고 안정적인 접근을 위해 T-S 퍼지 모델이 사용되었다. 그리고 전역적 접근을 위한 방안으로서 문제를 볼록 최적화 관점으로 변환 후, 오차가 가질 수 있는 놈의 영역을 최소화 하여 상태 접합을 이루고자 하였다. 또한 쌍선형과 역 쌍선형 기법을 사용함으로써 불확실성이 포함된 비선형 시스템을 보다. 더 정확하게 분석하였다. 샘플링 기간이 충분히 작다면, 불확실 비선형 시스템의 실시간 시스템으로의 전환이 충분한 이유를 가지게 된다. 전 역적 접근을 통한 디지털로 제어된 시스템은 선형 행렬 부등식 형태로 바꾸어 시스템의 안정성을 보장하고자 하였다. 마지막으로 T-S 퍼지 모델로 분석된 혼돈 Lorenz system에 적용함으로써 제안된 방법의 안정성과 효율성을 확인한다.