• Proceedings of the Korean Information Science Society Conference
• /
• 2010.06d
• /
• pp.61-66
• /
• 2010

소프트웨어 보증은 소프트웨어의 신뢰성, 예측 가능한 실행으로 정의할 수 있다. 신뢰성은 악의적인 의도로 발생할 수 있는 버퍼 오버플로, 메모리 릭 등의 보안 취약점이 존재하지 않아야 한다는 것이고, 예측 가능한 실행은 소프트웨어가 개발 시 의도한대로 실행되어야 한다는 것 이다. 소프트웨어 보증을 위한 작업은 소프트웨어 개발 생명 주기의 개발과 유지보수 단계 모두에서 수행되어야 한다. 국외 기관인 NIST, SANS 등은 개발 단계에서의 보증을 위해 필요한 툴, 프로그래밍 가이드라인, 오류 식별 문서 등을 공개하고 관련 프로젝트를 지원하였다. 본 논문에서는 상대적으로 연구가 부족한 유지보수 단계에서의 소프트웨어 보증을 위해 신뢰와 평판 기반의 소프트웨어 보증 시스템을 구현하였다. 본 시스템은 사용자에게 해당 소프트웨어에 대한 다른 사용자의 평판과 다양한 의견을 제공하고, 이에 따른 신뢰도를 함께 제공한다. 이는 사용자가 안전한 소프트웨어를 선별하고 사용하는데 도움을 준다.

• Proceedings of the KAIS Fall Conference
• /
• 2005.05a
• /
• pp.227-230
• /
• 2005

최근 컴퓨터 비전 및 영상처리 분야에서 일련의 동영상으로부터 움직이는 객체를 검출하고 추적하는 시스템에 대한 관심이 점차 높아지고 있다. 본 연구에서는 원격 제어에 의해 상하좌우 이동이 가능한 장치에 고정된 카메라를 이용하여 움직이는 단일 이동 객체를 추적할 수 있는 시스템을 구현하였다. 추적 시스템은 영상 획득 및 전처리 단계, 차영상 기법에 기반한 움직임 추정 단계와 추정된 중심점 좌표를 기준으로 카메라를 제어하는 추적 단계로 구성되어 있다. 구현된 이동 객체의 실시간 추적 시스템의 성능을 평가하기 위해 사람이 보통의 속도로 실내에서 이동하는 환경에서 실시간 추적 실험을 실시하였다. 그 결과 객체를 잃어버리지 않고 정상적으로 추적할 수 있었다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2001.06a
• /
• pp.73-76
• /
• 2001

High-level synthesis generates a structural design that implements the given behavior and satisfies design constraints for area, performance, power consumption, packaging, testing and other criteria. Thus, high-level synthesis generates that register-transfer(RT) level structure from algorithm level description. High-level synthesis consist of compiling, partitioning, scheduling. In this paper, we proposed the efficient scheduling algorithm that find the number of the functional unit and scheduling into the minimum control step with silicon area resource constrained.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2017.07a
• /
• pp.350-351
• /
• 2017

스마트폰과 같은 모바일 기기의 발달과 함께 사용자의 위치에 기반한 다양한 서비스가 출현하고 있다. 그중 사용자의 위치를 기준으로하는 길안내 서비스가 가장 대표적이다. GPS에 기반한 실외 중심의 길안내는 다양한 비콘과 WiFi 등의 기술과 함께 실내에서도 길안내 서비스가 가능하도록 해주고 있다. 하지만, 상기의 사용자 위치에 대한 길안내 서비스는 거리에 대한 인식 단계가 세밀하지 못하기에 해당거리별 상세 서비스가 어려운 것이 현실이다. 이에 본 논문에서는 기존 BLE 비콘의 Immediate, Near, Far의 3단계 거리인식을 6단계까지 확장하여 보다 상세한 안내가 가능한 실내 길안내 서비스를 제안한다. 또한 편의적 기능을 위해 목적지 입력 및 길안내가 음성에 기반하여 구동될 수 있도록 구현하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.965-968
• /
• 2000

통합설계에서 제약사항을 만족하는 최적의 시스템을 구현하기 위해 시스템을 기술하는 각 부분을 하드웨어부와 소프트웨어부로 나누어 매핑의 권역을 찾는 분할은 중요한 문제이다. 기존의 분할 알고리즘들[1]은 파티션과 스케줄링을 2단계로 분리하여 분할 단계의 결과를 스케줄링하는 과정에 의해 진행되었다. 이러한 작업과정은 스케줄링 결과 스케줄이 불가능한 경우 시스템을 재설계 해야하는 문제점을 가진다. 본 논문에서는 분할 단계에서 스케줄링을 함께 고려하는 낮은 복잡도의 알고리즘을 제안한다. FDS를 응용한 기존 논문[4]이 고려하지 못한 자원제약에 의한 힘값 변이를 고려할 수 있도록 하였고 알고리즘 복잡도를 개선하기 위하여 종속성 제약 조건에 의해 받는 다른 노드의 힘값 계산 방법을 수정하였다. 수정된 계산 방법에서는 특정 노드와 경쟁 노드들의 제어구간별 상대적 스케줄 요구값의 크기에 의해 분할 대상 노드를 선택하게 된다. 제안된 논문의 실험결과는 시스템 제약시간을 만족하면서 구현비용을 저하시키고 알고리즘 실행시간 측면에서 효과적임을 보인다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2018.05a
• /
• pp.92-93
• /
• 2018

해양데이터 표준인 S-57을 대체하고, S-57 의 한계를 극복하기 위해 개발된 표준인 S-100은 유연성이 부족한 S-57표준의 한계점을 극복하고 다양한 도메인들의 데이터들을 조화롭게 표현하기 위해 개발을 시작하였다. 현재 몇몇의 국제기구에서 다양한 S-100 기반 제품이 생산됨으로 해서 S-100의 개념 중 하나인 '조화로운 데이터 표현'에 대한 화재가 떠오르고 있다. IHO에서는 이러한 문제해결방법을 상호운용성(Interoperability)라고 명명하고, S-100기반 제품들을 조화롭게 표현하는 방안을 4단계로 구성하여 제시하고 있다. 본 논문에서는 IHO에서 제공하는 상호운용성 표준을 분석하고, 4단계 중 제품간 객체 의미 분석을 통하여 객체의 표현법을 지정하는 2단계까지를 구현하였다. 또한 구현을 통하여, 상호운용성 표준 개발 상황을 확인하고, 향후 진행방향에 대하여 연구하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.409-411
• /
• 2003

요즘 값싼 PC들을 빠른 네트웍으로 묶어 놓은 성능을 얻고자하는 클러스터 컴퓨팅에 대한 연구가 활발히 이루어지면서 CPU나 메모리. 네트웍보다 상대적으로 느린 디스크에서 데이터를 읽어 효율적으로 파일 서비스를 하는 분산 파일 시스템이 개발되었다. 기존 분산 파일 시스템 중 클러스터 컴퓨팅에서 많이 사용하는 Linux 운영 체제에서 병렬 I/O를 사용하여 사용자에게 빠른 파일 서비스를 제공하여 주는 PVFS가 개발되었다. 기존 PVFS에서는 캐쉬 시스템을 제공하고 있지 않기 때문에 읽기 성능을 향상시키기 위하여 PVFS를 위한 상호 협력 캐치를 설계하고 구현하였다. PVFS를 위한 상호 협력 캐쉬는 클라이언트의 파일 캐쉬를 공유하여 파일 요구를 처리하는 기법으로 읽기 성능은 크게 향상되었다. 하지만 쓰기의 경우에는 다른 클라이언트에서 가지고 있던 모든 데이터를 찾아 해제하는 부하가 있기 때문에 성능이 좋지 않다. 따라서 본 논문에서는 PVFS를 위한 상호 협력 캐쉬에서 쓰기 성능 향상 기법인 두 단계 프로토콜을 제시하고 구현한다. 그리고 두 단계 프로토콜을 기존 PVFS와 PVFS를 위한 상호 협력 캐쉬 시스템과 성능을 비교, 분석한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.232-234
• /
• 2004

강화 학습(Reinforcement Learning)을 실제 문제에 적용하는 데 있어 가장 큰 문제는 차원성의 저주(Curse of dimensionality)이다. 문제가 커짐에 따라 목적을 이루기 위해서 더 않은 단계의 판단이 필요하고 이에 따라 문제의 해결이 지수적으로 어려워지게 된다. 이를 해결하기 위칠 문제를 여러 단계로 나누어 단계별로 학습하는 계층적 강화 학습(Hierarchical Reinforcement Learning)이 제시된 바 있다. 하지만 대부분의 계층적 강화 학습 방법들은 사전에 문제의 구조를 아는 것을 전제로 하며 큰 사이즈의 문제를 간단히 표현할 방법을 제시하지 않는다. 따라서 이들 방법들도 실제적인 문제에 바로 적용하기에는 적합하지 않다. 이러한 문제점들을 해결하기 위해 복잡계 네트워크(Complex Network)가 갖는 작은 세상 성질(Small world Property)에 착안하여 자기조직화 하는 생장 네트워크(Self organizing growing network)를 기반으로 한 환경 표현 모델이 제안된 바 있다. 이러한 모델에서는 문제 크기가 커지더라도 네트워크의 사이즈가 크게 커지지 않기 때문에 문제의 난이도가 크기에 따라 크게 증가하지 않을 것을 기대할 수 있다. 본 논문에서는 이러한 환경 모델을 사용한 강화 학습 알고리즘을 구현하고 실험을 통하여 각 모델이 강화 학습의 문제 사이즈에 따른 성능에 끼치는 영향에 대해 알아보았다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.05a
• /
• pp.749-752
• /
• 2003

The HLA is defined by three components: (1) Rules, (2) the HLA Interface Specification, and (3) the Object Model Template(OMT). The RTI(Run-Time Infrastructure) software implements the interface specification. It provides services in a manner that is comparable to the way a distributed operating system provides services to applications. A way to test whether is suitable for a standard, and all service was implemented is tested through two phases of processes to verify the RTI which proposed in DMSO. In this paper, we discuss Level One Test Procedures and a method. Confirms whether RTI was implemented in Interface Specification according to Level One Test Procedures appropriately through a test. Develops Test Suite for every each step to test whether a correct command and the expected results are occur.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.202-204
• /
• 2003

EISC ISA를 기반으로 한 64 비트 고성능 내장형 마이크로프로세서 AE64000의 효과적인 성능 향상을 위해서 비용 대비 성능 향상이 우수한 분기 예측 기법을 도입하여 AE64000 파이프라인에 적합한 분기 예측기를 추가로 설계하고 SPEClnt 벤치마크 및 타 내장형 벤치마크의 성능 분석 시뮬레이션을 통해 최적의 분기 예측기의 구조를 결정하였다. AE64000에서 LERI 명령 처리를 위해 AE64000 파이프라인에 추가된 독특한 IFU에 의하여 복잡성을 갖지만, IF 단계의 PC 대신에 IFU 단계의 PrePC를 이용하여 분기 명령을 명령어 prefetch 단계에서 예측함으로써, 올바른 분기 예측시 분기로 인한 손실을 제거할 수 있다. 결과적으로 최종 선정된 최적의 분기 예측기는 Verilog로 구현하여 AE64000 프로세서 코어 모델과 통합 합성하였고 아울러 추가되는 면적과 최종 목표 클럭에 동작하기 위한 타이밍 분석을 통해 최종 생산에 적합하도록 설계된 분기 예측기의 기능 및 타이밍 검증을 수행하였다. 최종 구현된 분기 예측기는 프로세서 칩 전체의 1% 미만의 비용으로 최고 12%의 성능 향상을 달성하여 성능 대비 면적의 효율성에서 높은 결과를 보였다.