• 전자공학회논문지C
• /
• 제36C권1호
• /
• pp.59-65
• /
• 1999

MPEG-II 기반의 HDTV/DTV Encoder 구성부중 하나인 엔트로피 부호화기(entropy encoder)를 설계하였다. 설계된 엔트로피 부호화기는 생성된 비트스트림이 버퍼에 저장될 경우 버퍼의 고갈을 막기위해 제로 스터핑 블록을 첨가함으로써 9Mbps의 비트율로 출력된다. 또한, AC 계수와 DC 계수 table로 PROM이 아닌 조합회로를 사용하여 회로내부에 Critical path가 발생하지 않도록 하였다. 패커부의 경우 배럴 쉬프트 하나를 사용하여 24비트 단위로 패킹을 하도록 하였으며, 헤더정보 부호화부, 입력정보지연부, 부호화부 그리고 버퍼 제어부로 구성된다. 설계된 회로는 VHDL function 시뮬레이션을 통하여 검증하였고, 설계공정 파라미터로는 $0.8{\mu}m$ Gate Array 설계방식을 적용하여 Gate compiler로 P&R을 수행한 결과 전체 Layout의 핀 수와 Gate수는 각각 235개와 120,000개로 측정되었다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.39-47
• /
• 1998

본 논문에서는 공유 버퍼 ATM 스위치를 위한 파이프라인 방식의 고속 메모리 구조를 제안하고 설계하였다. 제안된 메모리 구조는 빠른 동작 속도와 용량 가변성을 지원하여 공유 버퍼 ATM 스위치가 가지는 메모리 cycle time의 제한을 극복하였다. 본 메모리 구조가 지원하는 용량 가변성은 ATM 스위치에서의 교환 성능 가변성을 제공한다. 본 메모리 구조는 작은 메모리 bank들로 이루어진 2차원 배열 구조를 가진다. 메모리 용량은 부가적인 메모리 bank들을 추가하여 메모리 bank들의 배열 크기를 증가 시킴으로 인해 증가된다. 설계된 파이프라인 방식의 메모리는 4160 bit 메모리 bank를 16개 이용하여 4 × 4의 배열로 설계하였고 전체 용량은 65 Kbit이다. 레이아웃후 시뮬레이션을 통한 최대 동작 속도는 5 VV/sub dd/ 및 25℃에서 4ns이다. 설계된 메모리는 공유 가변 버퍼 ATM 스위치의 시험 설계된 칩에 내장되었다. 시험 설계된 칩은 0.6 ㎛ 2-metal 1-poly CMOS 공정 기술을 이용하여 설계하였다.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.782-787
• /
• 2000

광대역 고출력 SP3T MMIC GaAs PIN 다이오드 스위치를 설계, 제작하고 특성을 측정하였다. 전력단속능력을 개선시키기 위하여 다이오드의 버퍼층을 저온 버퍼와 초격자 버퍼로 이루어진 2층 구조로 설계하였다. 개발된 다이오드의 항복전압은 65V이고 순방향 정압강하는 1.3V 이었다. MMIC 스위치는 마이크로스트립 라인형으로 구현되었고 인덕턴스가 낮은 via hole 공정을 이용하여 신호를 접지하였다. 평면형 구조보다 더 낮은 기생성분과 진성영역에서 고품질을 갖는 수직형 에피텍셜 PIN 구조를 사용하여 우수한 마이크로파 성능을 얻었다. 제작된 SP3T 스위치의 고출력 특성은 14.5GHz CW에서 입력전력을 8dBm부터 32dBM 까지 증가시킬 때 삽입손실은 0.6dB보다 작은, 분리도는 50dB보다 크게 측정되었다.

• 한국산학기술학회논문지
• /
• 제7권5호
• /
• pp.801-804
• /
• 2006

[ $YBa_2Cu_3O_{7-{\delta}}(YBCO)$ ]계 초전도 선재용 $GdAlO_3(GAO)$ 버퍼층을 졸-겔(sol-gel) 공정에 의해 제조하였다. 전구체 용액은 Gd 질산염과 Al 질산염을 1:1 화학양론비로 하여 메탄올에 용해하여 준비하였다. 전구체 용액을 $SrTiO_3(STO)$ (100) 단결정 기판위에 스핀 코팅하고, 수분이 포함된 $N_2-5%\; H_2$ 분위기에서 $1000^{\circ}C$에서 2시간 열처리 하였다. 열처리 후 GAO 층의 표면에 대한 주사전자현미경 관찰에 의해 GAO 층이 에피택셜의 특징인 각면 형상을 갖는 것을 알 수 있었다. X-선 회절분석에 의하면 GAO 버퍼층은 c-축으로 우선 배향된 에피택셜 박막으로써 반가폭이 각각 (002)면에서 $0.29^{\circ}(out-of-plane)$, {112}지면에서 $1.10^{\circ}(in-plane)$의 우수한 배향성을 나타내었다.

• 한국전자통신학회논문지
• /
• 제16권1호
• /
• pp.69-74
• /
• 2021

본 논문은 저항과 캐패시터로 구성된 필터를 사용한 저전력 전압 제어 발진기를 소개하고 있다. 제안하는 전압 제어 발진기는 5단의 전류모드 버퍼로 구성되어 있으며, 각 버퍼 셀마다 저항-캐패시터 필터가 입력단과 출력단 사이에 연결되어 있다. 필터는 버퍼 셀 회로에 영점을 추가하게 되며, 영점은 회로 발진 조건을 고주파 대역으로 이동시킴으로써 낮은 전력 소모에도 높은 출력 주파수를 낼 수 있게 한다. 제안하는 회로는 0.18 ㎛ CMOS 공정으로 설계되었다. 소모 전력은 2.7 GHz 에서 9.83 mW를 소모한다. 기존 회로와 전력 효율을 비교했을 때, 기존 회로는 4.79 pJ/Hz이고 제안하는 회로는 3.64 pJ/Hz로 기존 회로 대비 전력 소모량을 24 % 감소시켰다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.299-305
• /
• 2022

다양한 물리적 신호를 디지털 신호 영역에서 처리하기 위해서 센서의 출력을 디지털로 변환하는 아날로그-디지털 변환기 (ADC)는 시스템 구성에 있어 매우 중요한 구성 블록이다. 센서 신호 처리를 위한 아날로그 회로의 역할을 디지털로 변환하는 추세에 따라 이러한 ADC의 해상도는 높아지는 추세이다. 또한 ADC는 모바일 기기의 배터리 효율 증대를 위해서 저전력 성능이 요구된다. 기존 integrating 시그마-델타 ADC의 경우 고해상도를 가지는 특징이 있지만, 저전압 조건과 미세화 공정으로 인해 적분기의 연산증폭기 이득 오차가 증가해 정확도가 낮아지게 된다. 이득 오차를 최소화하기 위해 버퍼 보상 기법을 적용할 수 있지만 버퍼의 전류가 추가된다는 단점이 있다. 본 논문에서는 이와 같은 단점을 보완하고자 버퍼를 스위칭하며 전류를 최소화시키고, 하이패스 바이어스 회로를 통해 settling time을 향상시켜 기존과 동일한 해상도를 갖는 ADC를 설계하였다.

• 한국통신학회논문지
• /
• 제18권5호
• /
• pp.675-684
• /
• 1993

본 논문에서는 IEEE 802.6 DQDB MAN이 B-ISDN의 엑세스망으로 사용되는 경우에 필요한 연동장치(IWU : Interworking Unit)의 트래픽 특성을 시뮬레이션으로 예측하고, B-ISDN에서 정의한 서비스 등급에 따른 트래픽 처리방안과 릴레이계층, 트래픽제어 기능을 분석하였다. 연동장치에서의 트래픽처리 성능을, 슬롯의 대기지연, 슬롯 분실률, DQDB 노드간의 공정한 대역사용의 관점에서 고찰하였으며, 연동장치를 통하여 외부로 전송되는 트래픽의 비율에 따른 특성을 관찰하였다. IWU에 트래픽이 집중되어 대기지연이 증가되는 현상을 해결하는 알고리즘을 제안하였으며 실험 결과 연동장치의 버퍼가 40개 이상이면, 트래픽이 0.9 이하에서 유한한 버퍼 크기에 의한 슬롯 분실률이 거의 ‘0’이 되고 DQDB 엑세스 망의 모든 노드에서 대기지연이 15슬롯시간 이하임을 알 수 있었다.

• 한국산업정보학회논문지
• /
• 제10권1호
• /
• pp.49-57
• /
• 2005

ATM 포럼은 ATM 네트워크에서 TCP 트래픽에게 MCR을 보장하고, 여분의 대역폭을 공정하게 공유할 수 있도록 GFR 서비스를 정의하였다 GFR 스위치 구현 방법은 F-GCRA 알고리즘과 프레임 전달 메커니즘으로 이루어진다. F-GCRA 알고리즘은 MCR 보장에 적합한 프레임을 분류한다. 프레임 전달 메커니즘은 F-GCRA의 분류 정보에 따라 프레임 단위로 셀을 저장하고, 스케줄링 기법에 따라 출력 단자로 저장된 셀을 전달한다 전역 임계값을 갖는 공유 버퍼로 이루어진 단순 GFR 메커니즘은 단순한 구조로 인해 구현이 용이 하지만, MCR를 보장하는데 충분치 않다고 알려져 있다 본 논문은 단순 GFR 메커니즘을 갖는 ATM 스위치에서 TCP 트래픽을 위한 GFR 서비스 성능을 평가한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.428-428
• /
• 2016

Copper indium sulfide (selenide) (CuIn(S,Se)2,CISSe)는 1.0~1.5 eV의 Direct band gap과 105 cm-1이 넘는 큰 광 흡수 계수를 가지고 있어 박막 태양전지의 흡수층으로써 연구되어 왔다. 최근 대량생산 및 저가 공정에 용이하다는 측면에서 용액 공정 기반 CISSe 태양전지 연구가 크게 주목 받고 있다. 용액공정 기반 중 하이드라진을 사용 한 경우 매우 높은 효율을 기록하였으나, 하이드라진 자체의 유독성과 폭발성 때문에 분위기 제어가 필요하고 여전히 저가화 및 대면적 제작에 한계가 있다. 따라서 알코올 솔젤 기반 CISSe 태양전지 제작 연구가 많이 진행되었으나, 결정립 성장 및 칼코겐 원자를 공급하기 위해 불가피하게 황화/셀렌화 후속 열처리 공정을 요구한다. 후속 열처리 공정은 폭발성의 황화수소/황화셀레늄 기체 분위기 제어와 고가의 장비를 필요로 한다. 본 연구에서는 매우 안정적이며 저가 용매인 물과 아민계 첨가제를 이용하여 Cu, In 전구체와 S, Se 이 포함된 Cu-In-S 잉크와 Se잉크를 제작하였다. 잉크 내에 S, Se을 첨가 함으로써 추가적인 후속공정 없이 비활성 가스 분위기에서 고품질의 CISSe 박막 제작을 가능케 하였다. 또한 Se 잉크 증착 횟수에 따른 결정 구조, 광학적 성질의 차이에 주목하였다. 따라서 수계 잉크를 대기 중에서 스핀코팅으로 박막을 제작한 후, Hot plate에서 건조하여 균일한 박막을 제조하고, 제작된 박막을 tube furnace에서 환원 분위기 및 비활성 가스 분위기에서 열처리 진행하여 $1.3{\mu}m$ 두께의 고품질의 CISSe 흡수층을 제작하였다. 이러한 흡수층에 대해 XRD, SEM, EDS 분석을 진행하여, 결정성, 미세구조, 및 조성을 확인하였으며, 제작된 흡수층 위에 버퍼층/투명전극층을 차례로 증착하여 CISSe 태양전지를 제작하여 셀 성능 및 양자 효율 특성을 파악하였다. 또한 액상 Raman 분석을 통해 결정립 성장 과정 메커니즘을 제시하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1418-1419
• /
• 2011

차세대 전력 반도체인 고전압 GaN 쇼트키 장벽 다이오드의 역방향 특성을 개선하기 위해서 열 산화공정이 제안되었다. AlGaN/GaN 에피탁시 위에 쇼트키 장벽 다이오드 구조가 제작되었으며, 쇼트키 컨택은 증착 후 $450^{\circ}C$에서 산화되었다. 열 산화공정이 메사 측벽의 AlGaN 및 GaN 표면에 $AlO_x$ 및 $GaO_x$를 형성하여 표면으로 흐르는 누설전류를 억제한다. 표면 및 GaN 버퍼를 통한 누설전류는 열 산화 공정 이후 100 ${\mu}m$-너비당 51.3 nA에서 24.9 pA로 1/2000 배 수준으로 감소하였다. 표면 산화물 형성으로 인하여 생성된 Ga-vacancy와 Al-vacancy는 acceptor로 동작하여 surface band bending을 증가시켜 쇼트키 장벽 높이를 증가시킨다. 애노드-캐소드 간격이 5 ${\mu}m$인 제작된 소자는 0.99 eV의 높은 쇼트키 장벽 높이를 획득하여, -100 V에서 0.002 A/$cm^2$의 낮은 누설전류를 확보하였다. 애노드-캐소드 간격이 5에서 10, 20, 50 ${\mu}m$로 증가되면 소자의 항복전압은 348 V에서 396, 606, 941 V로 증가되었다. 열 산화공정은 전력용 GaN 전자소자의 누설전류감소와 항복전압 증가를 위한 후처리 공정으로 적합하다.