• Title/Summary/Keyword: 고집적회로

Search Result 91, Processing Time 0.026 seconds

Dielectric Properties with Filler Heat Treatment in PCB for Embedded Capacitor (Embedded Capacitor용 PCB에서 filler 열처리에 따른 유전특성)

  • Lee, Ji-Ae;Shin, Hyo-Soon;Yeo, Dong-Hun;Kim, Jong-Hee;Yoon, Ho-Gyu
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2007.06a
    • /
    • pp.270-270
    • /
    • 2007
  • 전자 산업의 발달로 인해 전자기기에 소형화, 경량화 및 다기능화가 요구되면서 민쇄회로기판(PCB)에도 고밀도화, 고집적회가 필요하게 되었다. 이에 따라 embedded passive 기술을 이용하여 기판 내부에 가능한 많은 수동소자들을 실장시키려는 노력이 진행되어지고 있다. 가장 수요가 많은 capacitor의 경우 부피와 전기적 특성 측면에서 내장 효과가 가장 큰 passive 소자에 해당한다. 본 연구에서는 내장형 capacitor의 유전재료로서 중요한 $BaTiO_3$ powder를 filler로 사용하여 epoxy/BT 복합체에서 filler의 분율에 따른 유전상수률 측정하고, filler의 열처리에 따른 유전상수의 변화를 관찰하였다. 그러고 이들 복합체의 mixing rule과 미세구조 관찰을 통하여 기판용 RCC 소재로서의 적용성을 평가하고자 하였다.

  • PDF

Improvement in Dielectric Properties of Aerosol-Deposited $Al_2O_3$-polyimide Composite Thick Films through Heat Treatment (에어로졸데포지션법으로 성막된 $Al_2O_3$-polyimide 복합체 후막의 열처리를 통한 유전특성 향상)

  • Kim, Hyung-Jun;Park, Jae-Chang;Yoon, Young-Joon;Kim, Jong-Hee;Nam, Song-Min
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2008.11a
    • /
    • pp.224-224
    • /
    • 2008
  • 고주파용 집적회로 기판소재로의 응용을 위해 세라믹 특유의 취성을 개선한 $Al_2O_3$-polyimide 복합체 후막을 에어로졸데포지션법을 이용해 제조하고 그 특성을 평가하였다. 그 결과 기공이 거의 없이 치밀한 구조를 갖는 $Al_2O_3$-polyimide 복합체 후막이 구리 및 유리 기판 상에 성막 되었음이 SEM 및 EDS을 통해 확인되었다. 상용 $Al_2O_3$ 출발 파우더를 사용한 복합체 제조시 1 MHz에서 유전율은 6.7, 유전 손실률은 0.026 이었다. 유전특성의 향상을 위하여 에어로졸데포지션법으로 성막된 $Al_2O_3$-polyimide 복합체 후막의 후속 열처리 결과 유전손실율이 0.026에서 0.007로 감소하였다. 또한 집적회로 기판소재로의 응용을 위한 저온화 제조공정 확립을 위하여 $Al_2O_3$ 출발 파우더의 공정 전 열처리 후 상온에서 성막한 경우에도 어떠한 후속 열처리 없이 유전손실률이 0.007로 감소하였다.

  • PDF

Design of ESD Protection Circuits for High-Frequency Integrated Circuits (고주파 집적회로를 위한 ESD 보호회로 설계)

  • Kim, Seok;Kwon, Kee-Won;Chun, Jung-Hoon
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.47 no.8
    • /
    • pp.36-46
    • /
    • 2010
  • In multi-GHz RF ICs and high-speed digital interfaces, ESD protection devices introduce considerable parasitic capacitance and resistance to inputs and outputs, thereby degrading the RF performance, such as input/output matching, gain, and noise figure. In this paper, the impact of ESD protection devices on the performance of RF ICs is investigated and design methodologies to minimize this impact are discussed. With RF and ESD test results, the 'RF/ESD co-design' method is discussed and compared to the conventional RF ESD protection method which focuses on minimizing the device size.

Time Domain Analysis of Dispersion Characteristics of Pulse for MMIC Design (초고주파 집적회로 설계를 위한 펄스의 시간영역 분산 특성 해석)

  • Kim, Gi-Rae
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.17 no.8
    • /
    • pp.1755-1760
    • /
    • 2013
  • In this paper, when the pulses propagate on a uniform microstrip line, the distortion of pulse signal caused by dispersion is investigated in time domain. We analyzed dispersion characteristics according to dielectric constant and structure of transmission line, and compared propagating characteristics for square and gaussian pulse according to pulse width, pulse amplitude, and propagation velocity. The results of this paper are compatible to the trade-off determination of relative permittivity, substrate height, strip width and pulse width of signal pulse when a design of MIC and MMIC is necessary.

A Design of Integrated Circuit for High Efficiency current mode boost DC-DC converter (고효율 전류모드 승압형 DC-DC 컨버터용 집적회로의 설계)

  • Lee, Jun-Sung
    • 전자공학회논문지 IE
    • /
    • v.47 no.2
    • /
    • pp.13-20
    • /
    • 2010
  • This paper describes a current mode PWM DC-DC converter IC for battery charger and supply power converter for portable electronic devices. The maximum supply voltage of IC is 40[V] and 2.8[V]~330[V] DC input power is converted to higher or programmed DC voltage according to external resistor ratio or wire winding ratio of transformer. The maximum supply output current is 3[A] over and voltage error of output node is within 3[%]. The whole circuit needed current mode PWM DC-DC converter circuit is designed. The package dimensions and number of external parts are minimized in order to get a smaller hardware size. The power consumption is smaller then 1[mW] at stand by period with supply voltage of 3.6[V] and maximum energy conversion efficiency is about 86[%]. This device has been designed in a 0.6[um] double poly, double metal 40[V] CMOS process and whole chip size is 2100*2000 [um2].

건강과 자연농업-제234호

  • Korea Organic Farming Association
    • THE HEALTH and ORGANIC FARMING
    • /
    • no.234
    • /
    • pp.1-12
    • /
    • 2007
  • '福돼지띠' 정해년(丁亥年)의 새해 열매를 더욱 알차게!!/우리의 산야초-수선화/과수 양분의 저장과 집적부위 및 저장시기의 이해가 중요/제5회 친환경 유기농박람회 개최/홍재륜 부회장, 제5회 경북 농업명장에 선정/누가 군대의 유기농 급식을 반대하랴/EU, 유기농 식품의 영양적 효능 과학적으로 입증-유기농 재배 농산물 다량의 항암물질 및 비타민 함유/두가지 비료로 유기농작물의 고품질 다수확 생산을 체계적으로 보다 쉽게 하는 방법/마늘 잎마름병/토양 전염성 병해/금산.정읍 인증농가대상으로 인증자교육 실시/친환경 유기농식품 대량 수요처 시급/젓갈에서 추출한 균으로 친환경 미생물 농약 개발/벼 멀칭재배의 이론과 기술/세계 전 인류의 최대 식량자원인 감자 산업의 전망/농림부.환경부 공동 제3회 친환경농업대상 시상/유기농업으로 이룬 쿠바의 낙원/유기질비료의 이해

  • PDF

'89 Symposium on VLSI Technology에서의 절연막 분야 기술분석

  • No, Tae-Mun;Jo, Deok-Ho;Lee, Gyeong-Su;Nam, Gi-Su
    • Electronics and Telecommunications Trends
    • /
    • v.4 no.3
    • /
    • pp.106-120
    • /
    • 1989
  • 반도체 집적회로(IC)가 고집적화됨에 따라 소자는 계속 축소화되고 이에 따른 소자 제조공정은 더욱 엄격하고 복잡해지고 있다. 그 중 절연막 분야에서는 MOSFET(metal-oxide-semiconductor field-effect transistor) 소자의 절연막과 기억소자에서의 capacitor 절연막의 초박막화와 고신뢰화가 매우 주목 받고 있는 분야이다. 본 고에서는 지난 1989년 5월 Kyoto에서 IEEE Electron Device Society와 일본 응용물리학회가 공동주최로 개최된 '1989 Symposium on VLSI Technology' 에서 발표된 논문 중에서 절연막에 관련된 논문을 분석 정리함으로써 절연막에 대한 최근 기술 동향을 파악하고자 하였다.

High-reflectivity Tunable Wavelength Filters Incorporating an Apodized Bragg Grating with a High-refractive-index Polymer Layer (고굴절률 폴리머층과 에포다이즈드 브래그 격자를 이용한 고반사 파장 필터)

  • Kim, Eon-Tae;Park, Tae-Hyun;Huang, Guanghao;Oh, Min-Cheol
    • Korean Journal of Optics and Photonics
    • /
    • v.28 no.6
    • /
    • pp.346-350
    • /
    • 2017
  • A tunable filter incorporating an apodized grating with a high-refractive-index polymer layer is demonstrated. In the apodized tunable filter, the reflectivity is decreased compared to that of a uniform grating, because of the gradually decreased grating depth. To increase the reflectivity of the apodized grating, a polymer of high refractive index is adopted for the apodized grating, and then high reflectivity is obtained while maintaining a narrow bandwidth. The apodized tunable filter exhibits a 3-dB bandwidth of 0.51 nm and a 20-dB bandwidth of 1.05 nm, with 98.5% reflection.

LTCC기술을 활용한 VCO모듈

  • 이영신;유찬세;이우성;강남기
    • The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.12 no.3
    • /
    • pp.12-24
    • /
    • 2001
  • The key advantage of LTCC(low temperature co-fired ceramics) technology is the ability to integrate passive components such as resistors, capacitors, and inductors. More compact circuits with an increased scale of integration are needed with the development for advanced telecommunication system such as IMT-2000. LTCC technology can be obtained by removing these elements from the substrate surface to inside of ceramic body. And it can miniaturize the wireless phone through integration of planar patch antenna, duplexer, band pass filter, bias line, circuit of impedance matching and RF choke etc. Futhermore, with the multilayer chip process and its outstanding electrical material characteristics, LTCC is predestined for highly-integrated, cost effective wide band applications. This paper focuses on the general description of LTCC MCM technologies and the fabrication of the multilayer VCO module.

  • PDF

Effects of $UV/O_3$ and SC-1 Step in the HF Last Silicon Wafer Cleaning on the Properties of Gate Oxide (HF-last Cleaning에서 SC-1 step과 $UV/O_3$ step이 gate 산화막에 미치는 영향)

  • Choe, Hyeong-Bok;Ryu, Geun-Geol;Jeong, Sang-Don;Jeon, Hyeong-Tak
    • Korean Journal of Materials Research
    • /
    • v.6 no.4
    • /
    • pp.395-400
    • /
    • 1996
  • 반도체 소자가 점점 고집적회되고 고성능화되면서 Si 기판 세정 방법은 그 중요성이 더욱 더 커지고 있다. 특히 ULSI급 소자에서는 세정 방법이 소자 생산수율 및 신뢰성에 큰 영향을 끼치고 있다. 본 연구에서는 HF-last 세정에 UV/O3과 SC-1 세정을 삽입하여 그 영향을 관찰하였다. 세정 방법은 HF-last 세정을 기본으로 split 1(piranha+HF), split 2(piranha+UV/O3+HF), split 3(piraha+SC-1+HF), split 4(piranha+(UV/O3+HF) x3회 반복)의 4가지 세정 방법으로 나누어 실험하였다. 세정을 마친 Si 기판은 Total X-Ray Fluorescence Spectroscopy(AFM)을 사용하여 표면거칠기를 측정하였다. 또한 세정류량을 측정하고, Atomic Force Microscopy(AFM)을 사용하여 표면거칠기를 측정하였다. 또한 세정후 250$\AA$의 gate 산화막을 성장시켜 전기적 특성을 측정하였다. UV/O3을 삽입한 split 2와 split 4세정방법이 물리적, 전기적 특성에서 우수한 특성을 나타냈고, SC-1을 삽입한 split 3세정 방법이 표준세정인 split 1세정 방법보다 우수하지 못한 결과를 나타냈다.

  • PDF