• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.79-79
• /
• 2003

최근 CMOS(Complementary Metal Oxide Semiconductor) 능동소자에 사용되는 MOS-FET (Metal Oxide Semiconductror Field Effect Transitror)의 전체적인 크기 감소추세에 따라 금속 전극과 반도체 사이의 절연층 두께 감소가 요구되고 있다. 현재 보편적으로 사용되고 있는 SiO$_2$층은 두께 감소에 따른 터널링 전류의 증가로 더 이상의 두께 감소를 기대하기 어려운 상태이다. 이러한 배경에서 최근 터널링 전류를 충분히 감소시키면서 요구되는 절연특성을 얻을 수 있는 새로운 고유전 물질 (high-k dielectric material)에 대한 연구가 이루어지고 있다. 현재까지 연구되어온 고유전 물질 중, 고유전 상수, 큰 밴드갭, Si과의 열적 안정성을 갖는 물질로 ZrO$_2$가 주목을 받고 있다. 본 연구에서는 Metal Organic Molecular Beam Epitaxy (MOMBE) 방법을 이용한 ZrO$_2$ 층의 성장조건 및 특성을 평가하고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.619_620
• /
• 2009

본 논문은 자기장을 이용하여 전류를 안정화시켜 정밀전류를 발생 시킬 수 있는 장치에 관한 연구이다. 일반적으로 전류를 안정화 시키는 방법은 전류회로에 직렬로 저항을 연결하여 저항 양단에 유도되는 전압을 측정하여 전류를 제어하는 방법을 많이 사용한다. 그러나 이 방법은 정밀한 전류를 제어하기 위하여 직렬로 연결되는 저항값이 커야하며, 또한 전류에 의해 발생되는 열로 인해 저항값이 증가하기 때문에 정밀한 제어가 어렵다. 이러한 단점을 보완 할 수 있는 방법으로 전류회로에 직렬로 코일을 연결하여 전류가 변화면 코일속에 자기장이 변화는 원리를 이용하여 전류를 안정화시켜 정밀전류를 발생 할 수 있다. 본 연구에서는 저자기장 국가표준 확립 및 물리고유상수인 양성자 자기회전비율 측정을 위해 원자자기공명 방법을 이용하여 직류전류를 1 A 범위에서 $0.1{\mu}A$ 수준으로 안정화 시켰다.

• 조명전기설비학회논문지
• /
• 제15권6호
• /
• pp.65-72
• /
• 2001

본 논문에서는 UPS용 인버터의 강인한 디지털제어를 위하여 인버터 출력측 LC필터의 커패시터 전압과 전류의 2중 제어루프로 구성된 새로운 제어기법을 제안한다. 제안된 전압·전류의 2중 제어루프는 전압 제어루프의 커패시터 전압을 전류 제어루프의 커패시터 전류의 위상중심으로 두고, 2중 데드비트 제어를 수행함으로써 커패시터 전류의 위상지연이 보상된 완전한 진상전류 제어가 가능하게 된다. 전류 제어루프는 디지털 제어기의 시간 지연요소를 시스템의 고유한 파라미터로 가정한 2차 데드비트 제어기로 설계하여 디지털 제어기의 고유한 연산 지연시간에 의한 성능저하를 개선한다. 또한, 외란에 의한 데드비트 제어의 영향을 제거하기 위하여 부하전류 예측기법을 전류 제어루프에 부가하여 외란을 피드포워드 보상함으로써 외란에 강인한 전류제어를 수행한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.481-485
• /
• 2002

본 연구에서는 수직형 LPE 장치를 이용하여 meltback 방법으로 제작된 PBH-LD에 대한 누설전류를 해석하였다. PBH-LD에서 활성층 이외의 p-n 다이오드와 p-n-p-n 전류차단층과 같은 누설경로에 따른 이들의 영향을 조사하였다. 이러한 누설전류의 영향을 알아보기 위해 누설 폭이 "0" 일 때와 누설 폭이 $W_{ι}$ 일 때를 비교하였다. 그 결과 누설 폭에 따른 임계전류는 누설 폭을 줄이거나, 고유저항 ($\rho$$_{ι}$$\rho$$_{a}$ )비를 증가시켜줌으로써 임계전류가 낮아짐을 확인하였다. 본 연구에서 제작된 LD의 경우 활성층의 폭 $W_{a}$ 가 약 1.4$\mu\textrm{m}$이고 누설 폭이 약 0.6$\mu\textrm{m}$로, 제작된 LD의 cavity length와 임계전류를 비교해 본 결과 고유저항비가 약 0.5일 때 누설 폭에 따른 계산된 임계전류값과 실제 제작된 PBH-LD의 임계전류값이 일치함을 확인하였다. 따라서, 제작된 PBH-LD의 p-InP 차단층의 도핑농도를 $10^{18}$ c $m_{-3}$ 에서 $10^{17}$ $cm^{-3}$으로 줄여 누설영역의 저항을 크게 함으로써 누설전류를 더 줄일 수 있으리라 생각된다.다.

• 전기기술인
• /
• 제230권10호
• /
• pp.30-33
• /
• 2001

음향공명 발생원인 가스가 들어있는 방전관내에 방전전류가 흐르면 전력에너지가 발생하여 열을 발생 시키고 이 열은 방전관내의 압력변화를 가져온다. 이 압력변화는 방전관내의 음향변화와 같다. 주기적인 압력변화가 내벽에 반사되어 정재파가 발생되는 현상이 방정관의 고유진동수이며 이 고유진동수와 전원주파수가 일치될 때 음향공명현상이 일어난다.

• 산업기술연구
• /
• 제27권B호
• /
• pp.91-96
• /
• 2007

Electrical impedance tomography (EIT) is a technique for determining the electrical conductivity and permittivity distribution within the interior of a body from measurements made on its surface. One recent application area of the EIT is the detection of breast cancer by imaging the conductivity and permittivity distribution inside the breast. The present standard for breast cancer detection is X-ray mammography, and it is desirable that EIT and X-ray mammography use the same geometry. A forward model of a simplified mammography geometry for EIT imaging was proposed earlier. In this paper, we propose an iterative algorithm for computing the current pattern that will be applied to the electrodes. The current pattern applied to the electrodes influences the voltages measured on the electrodes. Since the measured voltage data is going to be used in the impedance imaging computation, it is desirable to apply currents that result in the largest possible voltage signal. We compute the eigenfunctions for a homogenous medium that will be applied as current patterns to the electrodes. The algorithm for the computation of the eigenfunctions is presented. The convergence of the algorithm is shown by computing the eigencurrent of the simplified mammography geometry.

• 전기의세계
• /
• 제65권4호
• /
• pp.21-27
• /
• 2016

• 대한전자공학회논문지
• /
• 제9권5호
• /
• pp.34-42
• /
• 1972

전류잡음은 탄소피막고정저항기의 품질을 나타내는 중요한 척도이다. 저항체피막상의 결함은 전류밀도의 불균형을 초래하고 결과적으로 전류잡음의 기대를 유발한다. 전류잡음의 크기는 저항재의 고유한 성질과 저항체의 처리, 조립 및 외장 등에 의한 여러 요인에 의존하고 있으나 각종 수명시험결과 저항기의 전기적특성과 전류잡음문에는 명백한 관계가 성립하고 있다. 대표군의 저항기에 대한 전류잡음지수의 정규분포를 표시하는 parameter를 해석하면 제품의 품질관리와 생산의 균일성을 판단하는 지표로서 매우 유용한 수단이다.

• 전자공학회논문지D
• /
• 제36D권6호
• /
• pp.44-51
• /
• 1999

High density DRAM의 cell capacitor로 촉망 받고 있는 고유전체 BST박막 커패시터의 저 전계(<0.2MV/cm) 영역에서의 전기전도 현상을 분석하였다. 저 전계 영역에서 Pt/BST/Pt구조의 MIM 커패시터에 일정 전계를 인가한 후 전류를 측정하는 I(t)방법을 이용하여 유전완화전류와 누설전류를 분리해내어 박막의 측정온도 변화, 전계의 크기, 인가방향 변화, 후속 열처리에 따른 BST 박막의 전기전도 기구를 분석하였다. 그 결과, 유전완화전류는 Hoppiong process에 의한 BST박막내부의 trap된 전자들의 이동에 의한 전하재배치로 설명되어지며, 누설전류도 박막내의 trap에 의한 poole-Frenkel process에 의한 것임을 알 수 있었다. 그리고 각 전류성분에 기억하고 있는 trap이 BST박막내의 산호 결핍임을 추정하였다.

• 대한전자공학회논문지SD
• /
• 제38권5호
• /
• pp.17-17
• /
• 2001

고유전 (Ba, Sr)TiO₃ (BST) 박막을 이용한 DRAM storage capacitor의 저전계 영역에서의 전하손실을 발생시키는 커패시터의 누설전류는 유전완화전류와 진성 누설전류로 이루진다고 알려져 있다. 특히, 기가급 DRAM의 동작 전압(~IV)에서 유전완화전류가 진성 누설전류에 비해 훨씬 크기 때문에 이에 대한 심도 있는 연구가 필요하다. 본 연구에서는 thermally stimulated current (TSC) 측정법을 BST 박막에 처음으로 적용하여 트랩의 에너지 level 및 공정변화에 따른 트랩 밀도의 상대적 평가를 하였다. 그리고, 기존에 사용되던 전류-전압(I-V) 측정이나 전류-시간(I-t) 측정과 비교 및 분석함으로써 유전완화 전류의 원인을 규명하고 TSC 측정법의 신뢰성을 살펴보았다. 먼저 안정적인 TSC 측정을 위해 전계, 시간, 온도 및 승온속도에 따른 polarization condition을 알아보았다 이 조건을 이용한 TSC 측정으로부터 BST 박막에서의 트랩의 energy level이 0.20(±0.01) eV와 0.45(±0.02) eV임을 알 수 있었다. Rapid thermal annealing (RTA)을 이용한 후속 열처리에 따른 TSC 측정을 통하여 이 트랩들이 산소결핍(oxygen vacancy)에 기인함을 확인할 수 있었다. MIM BST 커패시터의 열처리에 대한 TSC 특성은 전류-전압(I-V) 및 전류-시간(I-t) 특성과 같은 경향성을 보인다. 이것은 TSC 측정이 BST 박막내의 트랩을 평가하는데 있어서 매우 효과적인 방법이라는 것을 보여준다.