• Proceedings of the Korea Society for Simulation Conference
• /
• 2000.11a
• /
• pp.131-134
• /
• 2000

본 논문에서는 디지털 IC회로의 입출력과 입출력 버퍼에 대한 입출력 버퍼정보 형식 모델링을 묘사하였고 입출력 버퍼의 전기적 특성을 표현하는 방법 등을 나타냈다. 또한 본 논문에서 도출한 입출력 버퍼 모델링은 CMOS와 TTL IC를 모델링 하는데 사용할 수 있는데 CMOS와 TTL IC 그리고 ROM과 RAM 메모리에 대한 입출력 버퍼 모델을 128개 정도 만들었다. 이러한 입출력 버퍼 모델은 정확한 행동(behavioral) 모델을 구성하기 위해 그리고 고속 회로의 PCB 디자인 시뮬레이션에 사용될 것이다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2018.05a
• /
• pp.316-317
• /
• 2018

선박의 대형화, 고속화 및 선종의 다양화는 운송수단 중 해양 운송수단의 비중을 크게 증가시켰으나, 동시에 선박사고의 발생도 같이 증가되었다. 여객선의 경우 인명의 피해가 크게 발생하기 때문에 선박사고를 예방하기 위한 방법들이 논의되어 지고 있다. 본 연구에서는 여객선의 횡경사 각도를 바탕으로 전복의 위험까지 가게 되는 시간을 예측하여 위험시간에 도달하기 전에 인명을 대피할 수 있는 기초 자료를 제공하고자 하였다. 특정 시나리오를 설정하여, MOSES를 이용한 시뮬레이션을 수행하였으며 선형방정식을 이용하여 시뮬레이션 결과와 비교하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.862-864
• /
• 2002

정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06c
• /
• pp.427-430
• /
• 1998

본 논문은 고속철도 역사의 통과구간 설계에 있어서 소음방지에 효과적인 설계안을 검토하기 위하여 7가지의 다양한 대안의 모델을 시뮬레이션하여 그 결과를 비교 분석하였다. 고속열차의 최대 운영속도 300 km/h 기준시 승강장의 허용소음도는 약 91 dB(A) 일 때 이를 만족하는 설계안은 통과구간의 양쪽에 설치하는 방음벽으로는 부족하며 통과구간을 곡면유리로 폐쇄한 터널식의 설계가 허용소음도를 만족하는 것으로 나타났다.

• Proceedings of the KIEE Conference
• /
• 2006.07d
• /
• pp.2021-2022
• /
• 2006

Power-Line Communication (PLC)는 전력선을 채널로 이용한 통신 방법으로 별도의 전용선 설치 없이 통신이 가능한 기술을 말한다. 그러기에 오래전부터 연구가 진행되어 왔으며 최근에도 여전히 고속 전력선 통신에 관한 연구가 진행 중에 있다. 이에 본 논문에서는 이런 고속 전송을 위해 최근 연구가 활발한 고속 Ultra Wide Band (UWB) 전송기술을 전력선 통신에 적용하여 시뮬레이션한 후 결과를 통해 적용가능성을 확인한다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1727-1728
• /
• 2008

기존 고속 인쇄기의 인쇄 속도인 250[mpm]의 두 배 속도인 500[mpm]의 고속 인쇄에서도 사용할 수 있는 고성능 레지스터 컨트롤러를 개발함에 있어 LabVIEW라는 GUI기반의 언어 사용하여 개발 시간을 상당히 단축시켰으며, 실제 인쇄와 유사한 시뮬레이션을 통해 기존 컨트롤러의 성능과 비교하고자 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11b
• /
• pp.987-990
• /
• 2003

인터넷 회선이 빨라짐에 따라 고속라우터에 대한 요구가 증가하고 있다. 본 논문에서는 고속 라우팅의 핵심인 포워딩 룩업의 고속화를 위하여 비트맵을 이용한 기존의 룩업 알고리즘의 문제점을 실행-구동 시뮬레이션을 통하여 정확히 진단한 후, 카운티드 테이블을 추가하고, 룩업과정에서 사용되는 트랜스퍼 테이블의 중복된 라우팅 정보를 제거함과 아울러 주소 검색범위를 다원화함으로써 성능을 획기적으로 향상시킨 알고리즘을 소개한다. 이 방법은 기존 알고리즘의 룩업시간을 최소 46%, 최대 18%로 단축시키며, 카운티드 테이블을 간단한 하드웨어로 구현한다면 보다 향상된 성능을 기대찬 수 있을 것이다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.17 no.12
• /
• pp.1494-1502
• /
• 1992

이 논문에서는 디지털 영상 데이터의 가역 부호화 방법을 제안하였다. 정보원 모델을 위하여 인접 화소간의 차분을 이용한 차분모델과 마르코프 모델의 구성법을 보였다. 모델링에서 얻어지는 확률 구간의 변경을 이용한 다치 산술부호화의 고속화 알고리즘을 제시하였다. 제안방식의 성능을 계산량의 비교와 컴퓨터 시뮬레이션을 통하여 평가하였다. 그 결과 상태의 그룹화에 의한 차분모델이 기존의 여러방식에 비하여 적은 계산량으로 동등 이상의 평균부호 길이의 달성할 수 있어 효과적임을 알 수 있었다. 또한 제안한 고속화 방식은 차분모델에 적용이 용이하며 128계조를 갖는 영상에 있어서 평균 5배 이상의 고속효과를 얻었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.401-402
• /
• 2009

4-2 compressor는 곱셈기의 부분 곱 합 트리(partial product summation tree)의 기본적인 구성요소이다. 본 논문은 고속 연산이 가능한 4-2 compressor 구조를 제안한다. 제안한 회로는 최적화된 XORXNOR와 MUX로 구성하였다. 이 회로는 기존의 회로와 비교하였을 때 회로 구성에 필요한 트랜지스터수가 12개 감소하였으며, 지연시간이 32.2% 감소하였다. 제안한 회로는 Samsung 0.18um CMOS 공정을 이용하여 HSPICE로 시뮬레이션 하였다.

• Journal of the Korea Society for Simulation
• /
• v.16 no.4
• /
• pp.23-31
• /
• 2007

Anti-Air Warfare(AAW) functionality of the naval combat system is the key functionality to ensure the ship's survivability. We have applied a novel method using model-based-simulation to analyze and design AAW functionality of the Patrol Killer Experimemnt Combat System. In this approach, an AAW functional model is described with the FSM(Finite State Machine) and directly executed for the AAW simulation. After prototyping using model based simulation, Hardware In Loop Simulation(HILS) is conducted as the AAW functionality is interfaced with the other ones of the combat system for completing the integration of the system components. This incremental and iterative development approach based on the model based simulation can minimize the development risks and costs caused by the system complexity for military system, bringing out the merit of the rapid prototyping.