• Title/Summary/Keyword: 고속 시뮬레이션

Search Result 1,037, Processing Time 0.041 seconds

시뮬레이션을 이용한 MIND 형 병렬 컴퓨터의 성능분석

  • Kim, Jong-Hyeon
    • ETRI Journal
    • /
    • v.10 no.3
    • /
    • pp.101-112
    • /
    • 1988
  • 본 연구에서는 과학계산용 병렬 컴퓨터 시스팀의 구조를 설계하고, 설계된 컴퓨터 구조의 소프트웨어 시뮬레이터를 개발하였으며, 여러가지 시뮬레이션을 통하여 시스팀의 성능을 분석하였다. 설계된 시스팀은 H/V-bus 병렬 처리 시스팀 아키텍쳐에 기반을 둔것으로 각종 과학계산을 위한 고속의 프로세서간 통신 메카니즘이 확장 설계되었다. SLAM II 및 FORTRAN을 이용하여 개발된 시뮬레이터는 시스팀 변수들을 이용하여 프로세서의 수와 속도 및 통신 메카니즘의 속도를 쉽게 변화시킬 수 있게하여 여러 조건하에서의 시스팀 성능을 분석하는데 사용되었다. 또한 실제 프로그램이 수행되는 상황에서 프로세서 및 통신 메카니즘의 속도가 시스팀 전체 성능에 미치는 영향을 측정하고 분석하기 위하여 벤치마크를 시뮬레이터를 이용하여 풀었다.

  • PDF

Drive controls regarding displacement of the velocity of light of Interior Permanent Magnet Synchronous Motor and performance analysis (매입형 영구자석 동기전동기(IPMSM)의 광속도 변위 구동제어 성능분석)

  • Kim, Won-Kyu;Jeong, Tae-Cheol;Kim, Youn-Hyun
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.694_695
    • /
    • 2009
  • 본 논문은 매입형 영구자석 동기 전동기(IPMSM)의 고속출력 구동을 위한 제어 특성 해석을 시뮬레이션을 통해 나타낸다. IPMSM의 d축,q축 인덕턴스인 Ld, Lq 선형모델과 비선형 모델의 선형 제어와 비선형제어를 실험과 시뮬레이션에 의하여 비교 분석 하였다. 본 논문은 IPMSM에 최적화된 제어 시스템 구연에 있어서 기초 자료가 될 것이다.

  • PDF

Study of a interworking method and simulator in MPOA/MPLS networks (MPOA/MPLS 망의 연동 방안과 시뮬레이터 연구)

  • 김동호;이숭희;이종두
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2001.06a
    • /
    • pp.240-243
    • /
    • 2001
  • MPLS는 인터넷 백본 기술로 유력시 되고, 소규모 랜에서는 MPOA와 IPOA가 적용되고 있다. 그러나 고속 전송의 장점을 가지는 이들 기술들을 서로 연동하치 위해서는 복잡한 처리에 의한 지연이 불가피하다. 본 논문은 MPOA 망과 MPLS 망의 효율적인 연동 방안을 제시하고 제시된 연동 방안을 위해 필요한 기능과 동작 절차를 기술한다. 또한 연동 방안의 컴퓨터 시뮬레이션을 위해 NS를 이용하여 필요한 기능을 추가 및 수정하고 전송 지면 및 처리량에 대한 시뮬레이션 결과를 제시한다.

  • PDF

Estimating Telephone Network Structure and Investment Cost Changes (교환/전송 기술진화에 따른 전화교환망 구조변화-시뮬레이션 모형에 의한 사례 분석)

  • Song, S.J.;Jang, S.K
    • Electronics and Telecommunications Trends
    • /
    • v.13 no.1 s.49
    • /
    • pp.14-20
    • /
    • 1998
  • 본 논문은 대도시 전화망에서 루팅 효과, 통화량에 준한 망설계기법에서 전송시설의 경제적 규모, 그리고 투자비용 변화를 분석하기 위한 시뮬레이션 모델 개발에 관한 것이다. 모의시험 결과는 전화망에서 교환/전송에 소요되는 비용은 루팅방식의 변경에 따라서 크게 영향을 받으며, 고속 전송로 사용에 따른 규모의 경제효과가 클수록 망 구축에 소요되는 비용이 현저히 작아지는 것으로 나타났다.

A Study on Implementation for Signal Integrity Simulator of the PCB Circuits (PCB 회로의 신호통합 시뮬레이터 구현에 관한 연구)

  • Kim, Hyeon-Ho;Yi, Cheon-Hee
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2001.04b
    • /
    • pp.1209-1212
    • /
    • 2001
  • 본 논문에서는 PCB(Printed Circuit Board)회로에서 고속 신호들을 전달하는 배선의 특성 및 배선의 요구사항에 의한 설계 규칙과 이론화된 공식은 이용하여 PCB상에 배치되는 부품들간의 배선경로를 추적하여 해당 배선의 특성을 분석하고, 흐르는 신호의 특성 및 해당 신호의 전기/전자적인 시뮬레이션을 수행할 수 있도록 하는 PCB회로의 신호통합 시뮬레이터에 대하여 언급하고 실험을 통하여 시뮬레이션의 타당성을 검증하였다.

  • PDF

A Study on the Data Traffic Generation Model by Simulation (시뮬레이션에 의한 데이터 트래픽 발생모델에 관한 연구)

  • Koo Hye-Ryun;Lim Seog-Ku
    • Proceedings of the KAIS Fall Conference
    • /
    • 2004.06a
    • /
    • pp.107-111
    • /
    • 2004
  • 자기 유사적인 트래픽 성질이 차세대 고속 통신망의 성능에 미치는 영향을 예측 분석하기 위해서는 자기유사 트래픽을 정확하고 효율적으로 모델링하기 위한 연구 및 분석 결과는 인터넷 망이나 새롭게 구현될 시스템에서 반드시 고려하여야 할 사항이라고 판단된다. 이러한 관점에서 본 논문에서는 인터넷 데이터 트래픽이 갖는 통계적 특성인 자기유사 트래픽을 발생할 수 있는 시뮬레이션 모델을 제시하고 각 방식의 성능을 분석한 후 이를 기초로 데이터 트래픽이 입력되는 모듈들을 실험할 수 있는 트래픽 발생 방식을 제안하고 마지막으로 결론을 맺는다.

  • PDF

Decoding Algorithm of (128,124) RS Code for AAL-1 and Its FPGA Implementation (AAL-1 에 적용가능한 (128, 124) RS 부호의 복호 알고리즘과 FPGA 실현)

  • 염흥열
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.7 no.1
    • /
    • pp.33-44
    • /
    • 1997
  • BISDN(Broadband Integrated Service Digital Network)의 AAL-1(ATM Adaptation Layer-1)에서는 오류정정능력이 2인 (128,124) RS(Reed Slomon) 부호를 이용하여 ATM 셀에서 발생하는 오류를 정정하고 있다. 본 논문에서는 기존의 RS 복호 알고리즘을 분석한 후, 이를 바탕으로 AAL-1 기본오류정정 모드에 적용 가능한 복잡도가 낮고 고속 동작이 가능한 복호 알고리즘을 제시하고, 부호기와 보호기를 VHDL로 부호화하고 설계한 후, 관련 회로를 시뮬레이션한다. 또한 시뮬레이션된 회로를 XACT을 이용하여 XC 4025 FPGA에 실현하여 제안되 복호 알고리즘의 타당성을 확인한다.

Bottleneck-Free Architecture of A High Speed Printer (고속프린터의 병목 없는 구조)

  • Lee, Kang-Woo
    • The KIPS Transactions:PartA
    • /
    • v.11A no.3
    • /
    • pp.115-128
    • /
    • 2004
  • The proliferation of Information Technology and Business Automation become the mainstay of the growth of world printer market. Especially the demand for high speed printers increases drastically as the need for printing service station in networked computing environment grows. However outstanding research activities are seldom reported. Only efforts are currently focused on the printing quality and development of application programs for low or midium speed printers. This stimulates the research for high-speed printers. In this paper, we first defined the architectural components of high-speed printers so that the performance requirements can be satisfied. The individual impacts of each module on overall throughput are then elaborately analysed. Based on this result, we accomplished well-tuned system architecture which presents up to 163.52 PPM. Another contribution of this paper can be found in that this is one of the first articles that deal with the architecture and the performance of high-speed printers.

Sensorless Control of High-Speed BLDC (고속 BLDC 전동기의 센서리스 제어)

  • Cho, Heung-Hyeon;Kim, Won-Bae
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.15 no.3
    • /
    • pp.503-512
    • /
    • 2020
  • The products using blowers include hand dryers, automatic car washers, dryers, and vacuum cleaners. The features of these products require a structure and control algorithm so that a strong wind is blown out at the moment. Electric motors according to the existing excitation method include a direct winding type, a decentralized type, a lottery type, and a permanent magnet type. Conventional electric motors have a disadvantage when the starting current is large during high-speed rotation and the number of rotations is irregular. In order to improve this, research on high-speed BLDC motor control has designed 800W-class high-speed BLDC motor control and circuit through driving circuit design, sensorless control algorithm, simulation, experiment, etc., and more than 95% high efficiency evaluation method of driving performance of controller, prototype experiments and verification were studied.

A Study on the Development of IGCT Chopper System for the Eddy Current Brake Unit (고속전철의 와전류제동을 위한 IGCT 초퍼장치 개발에 관한 연구)

  • Lee, Eui-Jae;Choi, Jung-Soo;Kim, Young-Seok
    • Proceedings of the KIEE Conference
    • /
    • 2002.07b
    • /
    • pp.1238-1240
    • /
    • 2002
  • 고속전철의 새로운 제동개념인 와전류제어 제동방식에서는 출력 자화력의 제어를 위해서 전류제어 시스템이 필요하다. 본 논문에서는 신개념의 전력제어 소자인 IGCT(Insulated Gate Commutated Thyristor)를 초퍼회로에 적용한 스너버회로가 없는 형태의 고속전철용 와전류 제어장치의 개발에 대하여 설명하였다. 회로의 성능을 파악하기 위하여 주회로 시뮬레이션을 실시하였으며 대상체인 부하 마그네트를 연결한 고전압 출력 시험을 통해 장치의 성능을 조사하였다.

  • PDF