• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.141-144
• /
• 2003

인터넷 사용자의 증가와 데이터 전송양이 폭발적으로 증가하면서, 네트워크에도 고속화 및 다기능화가 요구되고 있다. 또한, IPv4의 주소 부족 문제를 해결하기 위해 IPv6의 표준화가 진행 중인데, IPv4와 IPv6는 서로 다른 주소 체계를 사용하므로 상호 연동하기 위한 방안이 제공되어야 한다. 본 논문에서는 IPv4-IPv6 간 연동을 위한 메커니즘인 변환 방식과 터널링 방식에 모두 이용되고, 데이터의 고속 처리를 위해 프로토콜 듀얼 스택 중 3계층과 4계층을 하드웨어로 설계하였다. 특히, 3계층은 IP 기반의 고속 네트워크를 위해 듀얼 스택으로 구현함으로써 IPv4, IPv6 패킷을 단일 노드에서 처리할 수 있는 장점을 지닌다. 본 논문에서 제안한 네트워크 프로세서는 Verilog HDL을 이용하여 설계하였으며, 실제 네트워크 상의 패킷 정보를 볼 수 있는 Ethereal 프로그램을 이용하여 구한 테스트 벡터로 시뮬레이션 및 검증을 하였다.

• Journal of Ocean Engineering and Technology
• /
• v.11 no.4
• /
• pp.197-204
• /
• 1997

최근 유도전동기를 이용한 가변속 구동시스템의 수요가 자동화 및 에너지의 효율적 이용 측면에서 육상 산업체는 물론, 선박 및 해양플랜트에도 확산되고 있다. 유도전동기의 토크 고속제어법은 가변속 구동시스템의 고성능화를 위한 필수과제로서, 제어법 적용시 2차저항의 동정문제가 대단히 중요하다. 본 논문에서는 유도전동기의 토크 고속 응답제어계에 있어서 고정도의 토크응답을 실현하기 위한 2차저항 동정법을 제안한다. 제안된 방법은 모터의 회로방정식으로부터 유도되며, 모터의 인가전압과 1차전류 정보로부터 간단히 구현된다. 제안된 방안의 타당성을 검증하기 위하여 펄스폭변조방식의 전압형 인버터를 상정한 수치 시뮬레이션을 수행하며 그 결과를 통하여 제안방식의 유용성을 입증한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10a
• /
• pp.849-852
• /
• 2000

본 논문에서는 RSA 암호 시스템의 Montgomery 모듈러 곱셈 알고리듬을 개선한 고속 모듈러 곱셈 알고리듬을 제안하고, Hybrid 구조의 가산기를 사용한 고속 모듈러 곱셈 알고리듬의 설계에 관하여 기술한다. 기존 Montgomery 알고리듬에서는 부분합계산시 2번의 덧셈연산이 요구되지만 제안된 방법에서는 단지 1번의 덧셈 연산으로 부분 합을 계산할 수 있다. 또한 덧셈 연산 속도를 향상시키기 위하여 Hybrid 구조의 가산기를 제안한다. Hybrid 가산기는 기존의 CLA(Carry Look-ahad Adder)와 CSA(Carry Select Adder)알고리듬을 혼합한 구조를 기본으로 하고 있다. 제안된 고속 모듈러 곰셈기는 VHDL(VHSIC Hardware Description Language)을 이용하여 모델링하였고, $Synopsys^{TM}$사의 Design Analyzer를 이용하여 논리합성(Altera 10K lib. 이용)을 수행하였다. 성능 분석을 위하여 Altera MAX+ PLUS II 상에서 타이밍 시뮬레이션을 수행하였고, 실험을 통하여 제안한 방법의 효율성을 입증하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.6B
• /
• pp.450-455
• /
• 2008

We analyze the tag identification procedure of conventional EPC Class 1 RFID system and propose the fast anti-collision algorithm for the performance improvement of the system. In the proposed algorithm, the reader uses information of tag collisions and reduces unnecessary procedures of the conventional algorithm. We evaluate the performance of the proposed anti-collision algorithm and the conventional algorithm using mathematical analysis and simulation. According to the results, the fast anti-collision algorithm shows greatly better performance than conventional algorithm.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.16 no.12
• /
• pp.1249-1265
• /
• 1991

In this paper, a fast and adaptive feature extraction algorithm for textured image segmentation is proposed. First, a conventional algorithm to extract the statistical texture features are described and we obtain the recursive equations from that conventional method and it is used for extraction of sevaral texture features. And also we propose the adaptive algorithm which extract the texture features. To evaluate the performance of proposed algorithm, we apply the proposed method to artificial texture images. From the results of computer simulation, the proposed method is superior to the conventional one.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.223-224
• /
• 2017

본 논문에서는 GaN-FET을 적용한 12V-48V 컨버터를 제안하고 차량용 컨버터로서의 장점을 확인한다. GaN-FET의 주요 특징은 고속 스위칭이 가능하다는 것이고 이를 차량용 컨버터에 적용 시 다음의 장점을 지닌다. 첫째, 컨버터의 소형화 및 경량화이다. 고속 스위칭에 의한 리플전류 감소로 인덕터의 크기를 감소시킨다. 둘째, 출력 커패시터 선택의 폭이 넓어진다. 리플전류의 감소로 인해 비교적 작은 용량의 출력 커패시터와 큰 ESR의 선정이 가능하다. 마지막으로, 소형, 경량화된 전력소자에 의해 진동 내구성 관련 기구설계의 단가를 줄일 수 있다. 위의 내용은 고속 스위칭에 따른 이점으로 축약 설명할 수 있고 이에 컴퓨터 시뮬레이션 및 실험을 통해 고속 스위칭의 가능성을 증명한다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.17 no.4
• /
• pp.587-594
• /
• 2022

This paper analyzed radio link throughput performance by applying radio link simulation and test equipment because there is limit in train filed test in 420 km/h high speed environment. According to the radio performance analysis, the throughput performance is slightly degraded in QPSK and 16QAM modulation schemes. But throughput performance is highly degraded in 64QAM modulation scheme.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1038-1041
• /
• 2010

오늘날 대부분의 네트워크는 수십 Gb/s 를 지원하는 광네트워크다. 이러한 고속 네트워크에서 대부분 TCP 전송 프로토콜을 사용하고 있다. TCP 전송 프로토콜은 AIMD 방식의 특성으로 인해 고속 네트워크에 적합하지 않다. 반면 UDT 는 DAIMD 방식을 사용하기 때문에 고속 네트워크에서 가용대역폭을 충분히 활용 가능하다. 그러나 UDT 는 sync-interval 간격으로 rate control 이 이루어 지기 때문에 sync-interval 동안 가용 대역폭을 충분히 활용하지 못하는 문제점이 발생한다. 본 논문에서는 RTT 예측을 통한 sync-interval 구간에서의 rate control 기법을 제안한다. sync-interval 구간 동안 RTT 예측을 통해 rate control 을 함으로써 기존 UDT에 비해 고속 네트워크 환경에서 보다 빠르게 가용대역폭을 활용할 수 있다. 네트워크 시뮬레이션 결과 기존 UDT 에 비해 throughput 및 안정성이 향상되었다.

• Computational Structural Engineering
• /
• v.26 no.4
• /
• pp.13-18
• /
• 2013

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.7B
• /
• pp.1289-1295
• /
• 1999

본 논문에서는 스위치의 운용 알고리즘에 따라 시뮬레이션 프로그램을 이용하여 입/출력 버퍼의 셀 손실율을 측정하였다. 그 결과 셀 손실에 영향을 주는 요소로서, 셀 도착 간격 시간(k(a))과 SPEEDUP FACTOR(SF) en 가지 요소에 따라 셀손실을 평가할 수 있음을 알 수 있었다. 셀 도착 간격 시간 혹은 주기성은 비트가 셀로 모이는데 걸리는 시간을 의미하며 스위치 속도 SF는 임의의 한 슬롯내에서 한 입력단에서 출력단으로 서비스 가능한 셀의 수를 나타내고 있다. 시뮬레이션의 결과에서 보면 입력 버퍼에서는 주지성에 따라, 출력 버퍼에서는 SF의 크기에 따라 셀손실율이 커진다는 사실을 알 수 있었다. 따라서 보다 정확한 고속 스위칭 향상을 위해서는 입/출력 버퍼의 크기 결정이 중요하다. 본 논문의 시뮬레이션 결과에서는 입력 버퍼가 100x셀 일 때 출력 버퍼가 40x셀 정도의 크기가 적합하다는 것을 얻어내었다. 물론 입/출력 버퍼를 크게 한다면 셀 손실이 작아지지만, 하드웨어를 구성하는데 문제점이 발생될 것이기 때문이다. 그리고 본 논문 결과치중 셀 도착 분포 상황은 변동계수 모델링 성정에 따라 SF가 처리하는 서비스의 셀 도착 분포에 의 \ulcorner달라지지만, 변동계수가 전혀 없는 이상적인 경우(CV=1)를 제외한 경우의 SF값을 만족한다고 하겠다. 끝으로 입/출력 버퍼를 가진 스위치 구조는 단지 출력 버퍼를 갖는 스위치 보다 지연이 크지만, VLSI의 발달로 셀의 처리 속도가 증가하므로 더 많은 장점을 갖게 될 것이다.