• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.5A
• /
• pp.879-888
• /
• 2001

본 논문에서는 무선 LAN의 MAC 계층 프로토콜을 고속으로 처리하는 MAC 기능 칩을 개발하였다. 개발된 MAC 칩은 CPU와의 인터페이스를 위한 제어 레지스터들과 인터럽트 체계를 가지고 있으며, 프레임 단위로 송수신 데이터를 처리한다. 또한 PFDM 방식 물리계층 모뎀을 위한 직렬전송 인터페이스를 가지고 있다. 개발된 MAC 칩은 크게 프로토콜제어기능 블록, 송신기능 블록 및 수신기능 블록 등으로 구성되었으며, IEEE 802.11 규격에 제시된 대부분의 DCF 기능을 지원한다. 구현된 MAC 칩의 동작을 검증하기 위해 RTS-CTS 절차 기능, IFS(Inter Frame Space) 기능, 액세스 절차, 백오프 절차, 재전송 기능, 분할된(fragmented) 프레임 송수신 기능, 중복수신 프레임 검출 기능, 가상 캐리어 검출기능(NAV 기능), 수신에러 발생 경우 처리 기능, Broadcast 프레임 송수신 기능, Beacon 프레임 송수신 기능, 송수신 FIFO 동작 기능 등을 시뮬레이션을 통해 시험하였으며, 시험 결과 모두 정상적으로 동작함을 확인하였다. 본 논문을 통해 개발된 MAC 기능 칩을 이용할 경우 고속 무선 LAN 시스템의 CPU 부하(load)와 펌웨어의 크기를 크게 줄일 수 있을 것으로 기대된다.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.383-386
• /
• 2005

본 논문에서는 Hough 변환을 이용하여 도로 차선의 핵심 정보를 추출하고 차선을 인식하는 방법을 제안하고 실시간으로 차선 인식이 용이 하도록 차선 검출의 고속화 방법을 제안한다. 고속화를 위해 이미지를 작은 영역(Interest Zone)으로 분할하고 분할된 영역에 대해 Hough 변환을 수행하여 영역내의 차선을 검출한다. 검출된 차선의 패턴 정보를 이용하여 다음 Step의 Interest Zone을 결정하고 Hough 변환의 수행을 반복하여 차선 검출을 시도 하였다. 또한 실험 영상을 대상으로 시뮬레이션 수행한 결과를 제시하고 제안 방법의 유효성을 검증하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.17 no.7
• /
• pp.74-78
• /
• 1998

본 논문에서는 고속의 변환속도를 갖는 파이프라인드 방식과 저전력 특성을 갖는 축차 비교 방식 구조를 혼용하여 고속, 저전력 아날로그-디지털 변환기를 설계하였다. 제안 된 구조는 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기 에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하 도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL은 각각 ±0.5/±1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정 결과 SNR은 41dB를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14mW로 측정되었다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.18 no.4
• /
• pp.138-143
• /
• 2004

This paper analyzed harmonics from high speed railway traction to high speed railway substation and provide a reduction method of harmonics using the passive filter. A substation supplies the electric power to a train or can supply the electric power to several trains. According to the number of trains covered by a substation, characteristics of harmonics are investigated. These harmonics affect transformer heating and inductive interference. In order to get rid of the damage from the harmonics, this paper presented minimizing method of harmonics. The proposed method is verified in simulation using the PSCAD/EMTDC.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.471-472
• /
• 2011

본 논문에서는 상 절체와 같은 급작스러운 위상천위 발생시에도 위상추정에 의한 계통연계를 위한 고속 PLL 알고리즘을 제안하였다. 제안된 고속 PLL 알고리즘은 2상 정지좌표계에서 취득한 위상정보의 불안정성을 보상하기 위함으로 저주파 필터를 이용한 정지좌표계상의 위상정보를 feed-forward로 사용한 결과, 외란에 강인한 위상각을 추정하는 알고리즘을 구현하였으며, PSIM을 이용한 시뮬레이션을 통하여 제안한 알고리즘의 타당성을 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.2029_2030
• /
• 2009

고속철도의 실내소음은 승객들의 질적 서비스와 매우 연관이 깊은 시스템 환경요소라 할 수 있다. 본 논문은 이러한 소음을 저감하기 위한 지능형 알고리즘을 이용한 능동소음제어(ANC; active noise control) 시스템을 제안한다. 우선 철도실내의 소음저감시스템에 대한 기구학적 모델링을 구한 후 철도시스템에 적합한 ANC 기법을 제안한다. 본 논문은 지능형 ANC를 구현하기 위하여 다층 퍼셉트론의 신경회로망 모델을 이용하였으며 실시간으로 소음저감을 위하여 온라인 학습알고리즘을 적용한다. 제안한 ANC 기법의 성능을 검증하기 위하여 시뮬레이션을 실시하였으며 고속 Fourier 변환(FFT) 분석을 통해 소음의 저감정도를 분석한다.

• The KIPS Transactions:PartC
• /
• v.8C no.4
• /
• pp.415-420
• /
• 2001

VLSI 기술의 빠른 발전으로 디지털 시스템의 동작주파수가 높아짐에 따라 고속 통신시스템 의 하드웨어 설계 시 신호 무결성을 고려한 설계가 필수적이다. 디지털시스템에서의 잡음원 은 전송선에서의 전원장치, 접지 바운스, 실장 재료 등에 관련된다. 본 연구에서는 고속네트 워크/통신시스템의 기가비트 연결 설계기술에 필요한 요소들을 언급하였고, 실제 설계 신호 불연속에 영향을 미치는 커넥터의 누화 및 전송선의 표피 효과, 유전손실 등을 고려한 백플 레인보드를 시뮬레이션 하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.35 no.5B
• /
• pp.809-815
• /
• 2010

This paper proposes the structures and algorithms for the adaptive equalizer that are required to allow high speed signaling over 40 Gb/s across a backplane channel. The proposed adaptive DFE has a fast convergence and low computational complexity. Simulations with a 40 Gb/s show that our adaptive equalizer can meet the IEEE 802.3ba requirement for backplane strip line up to 40 inches.

• Proceedings of the KIEE Conference
• /
• 2006.07d
• /
• pp.2053-2054
• /
• 2006

본 연구는 LCD 화질의 중요 Issue중 하나인 고속 응답 속도를 달성하기 위해 액정의 물성 및 TFT 구조 그리고 구동회로에 있어 필요한 조건을 찾기 위한 연구로서 응답속도에 관련된 주요 인자 중 특히 pixel에 인가되는 전압에 관련된 구동회로 조건과 TFT 구조에 초점을 맞추고 있다. 소비전류 Issue가 없는 Monitor 향 제품과 달리 Note 향 LCD 제품의 경우 액정의 유전율을 상승시켜 고속응답을 달성하고 있는데 이로 인해 Cst/Clc의 비율이 응답속도의 중요 인자로 작용하며 이에 최적 응답속도 달성을 위한 Cst/Clc 비율을 시뮬레이션 및 Test SPL 제작을 통해 제안하며 실제 pixel에 인가되는 Offset 전압에 의한 응답속도 유의차 및 Cusp 현상에 대해 논하였다

• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.215-216
• /
• 2012

본 논문은 고속 소형 PMSM을 벡터제어 방식으로 구동하는 장치에서 전류 리플을 저감하기 위한 방법으로서 외부 인덕터를 추가하는 기법을 다룬다. 고속 소형 PMSM은 설계 특성상 인덕턴스가 매우 작기 때문에 전류 리플이 크게 나타나는데, 이오 인해 전동기 코어에서의 히스테리시스 손실이 증가하고 제어 시스템이 불안정하게 된다. 이 문제를 해결하면서도 벡터제어를 용이하게 할 수 있도록 인덕터를 추가하는 기법을 검토하고, 적절한 외부 인덕턴스 값을 정량적으로 결정하는 방법을 제안한다. 100 W급 50,000 rpm의 PMSM 시스템에 대하여 시뮬레이션을 실시하여 제안된 기법의 타당성을 확인한다.