• 제목/요약/키워드: 고속 구현

검색결과 1,914건 처리시간 0.026초

소프트웨어 광대역 전파분광기 기본 설계 및 향후 계획

  • 강용우;송민규;위석오;이성모;제도흥;이정원;정문희;강지만
    • 천문학회보
    • /
    • 제38권1호
    • /
    • pp.73.1-73.1
    • /
    • 2013
  • 전파자료처리를 위한 전파분광기는 전파망원경으로 얻어진 우주전파자료를 최종 처리하는 장비이다. 현재, 전파관측에서는 우주의 미세구조를 밝혀내기 위해 관측자료의 대량화와 고속화가 진행되고 있는데, 이러한 초고속 대용량 자료를 처리하기 위해서 FPGA나 ASIC 등으로 구성된 하드웨어 기반의 전파분광기를 주로 사용하고 있다. 그러나, 하드웨어 기반의 전파분광기는 개발에 시일이 많이 소요되고 고가이며 수정 변경이 쉽지 않다. 한편, 관측자료는 더 대량화되고 고속처리가 필요한 추세로 가고 있다. 이러한 한계를 극복할 수 있는 방법 중 하나가 고속 계산 플랫폼을 기반으로 구현되는 소프트웨어 전파분광기이다. 미국, EU, 일본 등은 이러한 전파분광기 개발을 이미 진행하고 있다. 특히, THz 대역에서 관측시스템 개발을 이제 막 시작하는 우리나라로서는 경쟁력을 갖추려면 외국의 기술의존성을 탈피하고 첨단의 초고속 관측자료처리 기술을 확보해야 한다. 이를 위해 국내의 우수한 IT기술을 전파관측기술에 활용하여 단계적으로 기술을 발전시킬 필요가 있다. 본 연구는 고속 계산 플랫폼을 기반으로 구현되는 소프트웨어 광대역 전파분광기의 기술개발에 관한 것으로 전파관측에 적용할 수 있는 x-엔진 개발과 기술 결합에 중점을 두고자 한다. 이에 소프트웨어 광대역 전파분광기의 기본 설계 및 향후 계획을 소개한다.

  • PDF

고속철도 차량의 소음 측정을 위한 마이크로폰 어레이 설계 연구 (Designing a Microphone Array System for Noise Measurements on High-Speed Trains)

  • 노희민;최성훈;홍석윤;김석원
    • 한국철도학회논문집
    • /
    • 제14권6호
    • /
    • pp.477-483
    • /
    • 2011
  • 본 논문에서는 고속철도 차량의 소음원을 측정 및 분석하는데 활용하기 위한 마이크로폰 어레이를 설계 및 제작하여 그 활용성을 검증하는 연구를 수행하였다. 우선 다수의 마이크로폰에서 측정된 신호를 바탕으로 음원의 위치 및 방사 형태를 구현하는데 널리 사용되고 있는 지연-합 빔형성 방법이 고려되었으며, 빔 패턴에 대한 이론과 가상 음원에 대한 이론이 소개되었다. 또한 고속철도 음원을 도출하기 위한 요구사항에 만족하는 마이크로폰 어레이의 형상을 설계하기 위한 분석을 수행하여 96채널 마이크로폰 어레이 형상을 설계하였다. 설계된 마이크로폰 어레이의 실제 시험을 통해서 성능을 분석하였으며, 300km/h대로 주행하는 고속열차 차량에 적용하여 본 논문에서 구현한 마이크로폰 어레이의 활용가능성을 확인하였다.

디지털 온도보상에 의한 버스트 모드 광송신기의 구현 (Implementation of the Burst Mode Fiber Optic Transmitter by Digital Temperature Compensation Architecture)

  • 강호용;채상훈
    • 대한전자공학회논문지SD
    • /
    • 제46권8호
    • /
    • pp.12-17
    • /
    • 2009
  • 마이크로프로세서를 사용하여 디지털 방식에 의해 온도보상을 하는 버스트 모드 광송신기를 구현하였다. 기존 실시간으로 신호를 처리하는 아날로그 방식의 온도보상 방법에 비하여, 본 연구에서 구현한 디지털 방식의 온도보상은 신호를 샘플링 처리함으로써 고속 버스트 모드 광신호를 효과적으로 처리할 수 있다. 온도보상을 위한 디지털 자동전력조절 방식은 데이터 전송속도에 영향을 받지 않을 뿐만 아니라, 아날로그 방식에 비해 보다 정확하고 효율적이므로 Gb/s 이상의 고속 버스트 광신호 처리에 유용하게 사용될 수 있다.

SAN 환경에서의 공유파일 시스템을 위한 광역 버퍼관리기의 설계 및 구현 (Design and Implementation of Global Buffer Manager for SAN Shared File)

  • 이경록;김은경;정병수
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.79-81
    • /
    • 2002
  • 최근에는 ATM, Fast Switched LAN, Fiber Channel과 같은 고속의 네트워크의 발달로 인해 분산 환경의 네트워크 파일 시스템에서 디스크를 접근하는 속도보다 원격지 클라이언트의 메모리를 접근하는 속도가 현저하게 증가되었다. 실제로 이와 같은 고속 네트워크 환경을 기반으로 하여 각 서버와 저장 장치를 분리하여 대용량 데이터를 관리하는 SAN(Storage Area Network)과 같은 새로운 네트워크 저장 시스템이 출연하고 있다. 본 논문에서는 이와 같은 새로운 분산 네트워크 파일 저장 시스템 환경에서 필수적으로 고려되어야 하는 광역 버퍼관리기를 설계 및 구현하였다. 본 논문에서 구현된 광역 버퍼 관리기는 크게 데이터 룩업과 버퍼리스트 관리 부분으로 나누어 구성되어 있으며, 이를 위한 적절한 자죠 구조와 시스템 내에 있는 각 호스트간의 버퍼블록정보 유지를 위한 방안 및 기존 운영체제의 커널내 버퍼 관리기와 통합하는 방안을 제시한다.

  • PDF

디지탈 뉴런프로세서의 구현에 관한 연구 (On the Implementation of the Digital Neuron Processor)

  • 홍봉화;이지영
    • 한국컴퓨터정보학회논문지
    • /
    • 제4권2호
    • /
    • pp.27-38
    • /
    • 1999
  • 본 논문에서는 캐리 전파가 없어 고속 연산이 가능한 잉여수체계(Residue Number System)를 이용하여 고속의 디지털 뉴런 프로세서를 제안하였다. 제안된 뉴런프로세서는 MAC (Multiply And Accumulator) 연산부, 몫연산부, 시그모이드(Sigmoid)함수 연산부로 구성되며, 0.8$\mu$m CMOS공정으로 설계되었다 실험결과, 본 논문에서 구현한 디지털 뉴런프로세서는 19.2nsec의 속도를 보였으며, 실수연산기로 구현한 뉴런프로세서에 비하여 약1/2정도 하드웨어 크기를 줄일 수 있었다.

  • PDF

OFDM 시스템을 위한 기저대역 사전왜곡기의 효율적인 구조 및 이의 구현 (An Efficient Structure of a Baseband Predistorter and Its Implementation for OFDM Systems)

  • 성시훈;김형호;최종희;신요안;임성빈
    • 한국통신학회논문지
    • /
    • 제25권12B호
    • /
    • pp.2069-2084
    • /
    • 2000
  • 최근 들어 무선 ATM, 무선 LAN 및 디지털 지상 방송 시스템 등을 위한 고속 전송 방식으로 큰 관심을 받고 있는 OFDM (orthogonal frequency division multiplexing) 방식은 다중 직교 부반송파를 이용하여 신호를 전송함으로써 전송 신호 진폭의 변화가 매우 심하여 고출력 증폭기의 비선형 특성으로 인한 심각한 왜곡이 발생된다. 본 논문에서는 이러한 비선형 왜곡의 보상을 위한 기저대역 사전왜곡기 (baseband predistorter)를 실제 구현할 때 계산 복잡도를 크게 감소할 수 있는 효율적인 구조를 제안하였다. 또한, 이러한 구조에 기반하여 수십 Mbps급 고속 무선 ATM 등에 사용 가능한 사전왜곡기를 VHDL을 이용하여 설계하고 ASIC화를 위하여 Synopsys tool을 통해 합성하였으며 실제 Altera FPGA에 구현하여 이의 성능을 검증하였다.

  • PDF

저가형 ATM-PON 광 액세스 시스템(ONU)의 구현 (An Implementation of ATM Passive Optical Networks (PON) Based Cost Effective Optical Network Unit (ONU))

  • 양충열;이동춘;장윤선;홍현하;문필주
    • 전자통신동향분석
    • /
    • 제15권1호통권61호
    • /
    • pp.1-14
    • /
    • 2000
  • ATM PON 기반의 FTTH 광 정합 망은 향후 가장 효과적이고 경제적인 망이 될 것이므로 FTTC 망을 비용 경제적인 망으로 구현하기 위해서 광 액세스 시스템(ONU)을 최대한 저가격이고 소형이며 저전력을 소모하는 시스템으로 설계할 필요가 있다. 본 연구의 ONU는 FTTC/FTTH 기반의 155Mb/s(OC-3/STM-1) 및 622Mb/s(OC-12/STM-4) 속도의 ATM-PON 광 정합을 위한 광 액세스 시스템이다. 본 고에서는 유니버설 가입자 정합을 통하여 가입자에게 일반 및 공중전화, N-ISDN, 고속 인터넷 접속, 고속 멀티미디어 서비스 등의 다양한 서비스를 제공하기 위한 비용 효과적이고 소형이며 저전력을 소모하는 ONU 설계 및 구현방안을 기술하였다.

High Speed MCM 적용을 위한 Interconnect Characterization 에 대한 연구 (Interconnect Characterization for High Speed MCM Application)

  • 이경환
    • 마이크로전자및패키징학회지
    • /
    • 제4권2호
    • /
    • pp.25-32
    • /
    • 1997
  • 대용량, 고속 정보처리가 요구되는 System의 모듈은 Data 처리의 고속성 및 회로의 고집적이 가능한 MCM의 형태로 구현되어 ATM, GPS 및 PCS 등의 분야에 광범위하게 응 용되고 있다. 위와 같은 High Speed 응용분야에서의 System 성능은 Interconnect Line의 전달지연, 임피던스 부정합에 의한 신호 반사 손실. 신호선 간의 Crosstalk, Ground Bounce 등의 현상에 대한 최적화 여부에 결정적인 영향을 받는다. 그러나 Interconnect의 특성상 정 형이 존재하지 않으므로 추상적인 Library를 구축하는 형식으로 접근할 수밖에 없으며 이를 위하여 여러기본 구조를 정의한후 각 Dimension을 변수로 두고 해석 결과를 합성하여 Database화하는 접근방식이다. 본 논문에서는 MCM-D 공정을 이용하여 Interconnect Line 특성을 분석하고 Database화 하기 위한 Test Pattern을 구현하고 Time Domain reflectometry(TDR)을 이용하여 그특성들을 측정 분석하였다. Test pattern 제작은 MCM-D 공정으로 최소선폭 27$\mu$m, Via Hole 75$\mu$m으로 형성하였고 2 Layer Signal과 GND로 총 3Layer를 구현하였다. 특성분석을 위해 TDR장비와 모데링 및 Simulation S/W인 IPA 510 을 사용하였다. 이를 통해 MCM-D를 이용한 공정에서 Interconcet Line의 고주파 특성을 측정하고 정량화하여 LIbrary를 제작할수 있었다.

DSSS 수신기에서 동기탐색을 위한 고속 정합필터 (A High-Speed Matched Filter for Searching Synchronization in DSSS Receiver)

  • 송명렬
    • 한국통신학회논문지
    • /
    • 제27권10C호
    • /
    • pp.999-1007
    • /
    • 2002
  • 본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 정합필터를 구현하기 위한 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인 구조를 기반으로 하는데 환형버퍼, 곱셈기, 덧셈기, 코드참조표 등으로 구성되어 있다. 제안된 모델에 대해 성능을 분석하였고 일반적인 DSP (Digital Signal Processor)로 구현할 경우와 비교하였다. 제안된 모델을 FPGA (Field Programmable Gate Array)상에 구현하였고 타이밍 시뮬레이션 결과를 통해서 동작을 검증하였다.

FPGA를 이용한 고속 전류 제어기의 구현 (Implementation of a Fast Current Controller using FPGA)

  • 정은수;이학준;설승기
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2007년도 하계학술대회 논문집
    • /
    • pp.223-225
    • /
    • 2007
  • 본 논문에서는 FPGA(Field Programmable Gate Array) 기반의 전류 제어기를 설계하고 구현하였다. 기존의 DSP (Digital Signal Processor) 기반의 전류 제어기는 알고리즘 연산으로 인해 일반적으로 한 샘플링의 디지털 시지연이 발생한다. 반면에, FPGA 기반의 전류제어기는 FPGA의 높은 연산 능력을 이용하여, 알고리즘 연산에 필요한 시간을 감소시킬 수 있다. 이는 시지연이 물리적으로 줄기 때문에, 어떠한 시지연 보상 알고리즘 없이 전류 제어기의 대역폭을 향상시킬 수 있다. 구현된 FPGA 기반의 전류 제어기의 성능은 실험을 통해 검증되었다.

  • PDF