• Proceedings of the IEEK Conference
• /
• 2003.07e
• /
• pp.2096-2099
• /
• 2003

본 논문에서는 입력 영상의 컬러 정보를 이용함으로써 조명 변화나 얼굴의 자세 변화에 둔감하게 얼굴 정보를 고속 검출하는 알고리듬을 제안하였다 계산복잡도가 작으면서도, 조명의 변화에 민감하지 않은 특성을 가진 NCC (normalized color component) 좌표계에서 정의한 살색에 기반하여 얼굴 후보 영역을 검출하고, 검출된 얼굴 후보 영역 내에서의 눈의 검출에도 색상 분포 특성을 이용함으로써 얼굴의 숙임(nod), 돌림(shake), 기울임(tilt)등에 의한 자세 변화에 대해서도 둔감하게 두 눈의 위치를 고속으로 찾도록 하였다. 특히 집중자(concentrator)를 제안 적용하여 유동적인 눈썹의 영향을 줄이고 눈안의 중심 위치를 찾도록 가중치 눈지도(eye map)를 도입하였다. 제안된 알고리듬이 조명 변화나 얼굴의 다양한 자세 변화가 있는 영상에서 얼굴 후보 영역과 두 눈의 위치를 효과적으로 검출함을 실험을 통해 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2010.07a
• /
• pp.295-296
• /
• 2010

본 논문에서는 고속전철용 추진제어장치의 개발 및 본선 주행시험에 관한 내용을 소개하였다. 고속열차용 추진제어장치는 입력 전류의 고조파를 감소하기 위하여 단상 PWM 컨버터 2대가 병렬로 구성되고 인버터는 3상 인버터 1대로 구성된다. 추진제어장치의 전력회로를 간단히 구성하기 위하여 최대용량(4500V/4200A)의 IGBT 전력소자를 적용하였다. 3상 인버터는 가속시 스위칭 기어현상을 저감하기 위하여 저주파 동기 PWM 기법을 적용하였다. 추진제어장치의 성능을 평가하기 위하여 실제 차량이 운행될 본선에서 속도 300km/h까지 가속시험, 비상제동 시험, 구배기동 시험 등을 실시하였다. 시험을 통하여 제작된 추진제어장치가 성능사양을 만족함을 확인하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.21-23
• /
• 2000

고속 회로 합성에 있어서, Wallace 트리 스타일은 연산을 위한 가장 효율적인 수행방식의 하나로 인식되어 졌다. 그러나, 이러한 방법은 빠른 곱셈기의 수행이나 여러 가지 연산수행에 있어, 입력 시그널을 고려하지 않은 일반적인 구조로 수행되어졌다. 본 논문은 연산기에 있어서 이러한 제한점을 극복하는 문제를 다룬다. 우리는 캐리-세이브 방법을 덧셈, 뺄셈, 곱셈이 혼합되어 일T는 일반적인 연산 회로에 적용한다. 그 결과 효율적인 회로를 생성하며, 시그널들이 임의의 도달시간에 대해 회로의 도달시간을 최적화 한다. 또한, 우리는 최적 지연시간의 캐리-세이브 가산회로를 생성하는 효율적인 알고리즘을 제안하였다. 우리는 이러한 최적화 방법을 여러 고속 디지털 필터에 적용시켜 보았고 이는 기존의 비트 단위가 아닌 캐리-세이브 수행방법보다 5%에서 30%사이의 수행시간 향상을 가져왔다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2005.04a
• /
• pp.437-440
• /
• 2005

본 논문에서는 고속의 적웅 지각 필터에서 잡음 과추정으로 인해서 발생하는 불필요한 반복 계산 및 결과 신호의 SNR 성능 저하를 개선시키는 방법을 제안한다. 적응 지각 필터를 고속연산이 가능하도록 개선하는 과정에서 시간적인 측면에서는 많은 성능의 개선이 있었지만 음질 개선 과정에서 과추정된 잡음의 적용에 의한 성능 저하가 발생하였다. 제안하는 시스템에서는 적웅 지각 필터의 임계값을 조정하고, 임계값이외에 발생하는 잡음 과추정에 대해서 실험적으로 필터 반복 연산량 제한을 통해 향상된 결과를 얻었다. 이 시스템에서 필터 반복 연산량은 입력 구간의 신호에 따라 적응적으로 제한된다. 제안된 알고리즘의 개선 확인을 위해서 감소된 반복 연산량과 SNR 개선량을 측정하여 기존의 방법과 비교하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2015.11a
• /
• pp.159-160
• /
• 2015

본 논문에서는 잡음이 있는 저조도 동영상의 고속 시인성 개선 기법을 제안한다. 먼저, 영상에서 고속 추출한 광도를 기반으로 입력 영상을 저조도 영역과 고조도 영역으로 구분한 뒤, 각 영역의 특징을 반영한 전달 함수의 독립적인 생성 및 적용을 통해 영상의 밝기를 개선한다. 다음으로 동영상의 풍부한 시공간적 정보 활용 극대화를통해 효율적으로 영상의 잡음을 제거한다. 마지막으로 영상의 색상 분포 분석을 통해 매핑 함수를 생성하고, 이를 적용하여 색상 치우침 문제가 있는 저조도 영상의 색상을 효과적으로 복원한다. 실험을 통하여 제안 기법이 기존 기법 대비 우수한 시인성 개선 및 속도 개선 결과를 보임을 확인한다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1997.04a
• /
• pp.75-80
• /
• 1997

본 연구에서는 대용량의 데이터를 고속으로 입출력할 수 있는 데이터 저장 시스템 이 가져야할 요구사항을 분석하고, 그것을 만족하는 시스템을 설계하였다. 본 논문에서는 우선 고속 대용량, 랜덤 억세스의 조건을 만족시키기 위해 여러 대의 하드 디스크를 병렬로 연결하여 입력되는 데이터들을 나누어 저장하도록 하였다. 그러나 하드 디스크의 성능은 디 스크 아암의 탐색동작에 의해 크게 영향을 받으므로 실시간 요구 조건을 만족시키기 위해선 단순히 디스크의 수를 늘이는 것 외에 디스크 아암의 탐색 동작을 효율적으로 제어할 수 있 는 방법이 필요하다. 그래서 본 논문에서 설계된 시스템에서는 시스템을 MCU(Master Control Unit), DDU(Data Distribution Unit), SCU(Slave Control Unit), DSU(Data Storage Unit)의 4부분으로 나누고, 각 디스크의 디스크 아암 탐색 동작을 독립된 SCU에서 제어하 도록 하였다. 설계된 내용이 주어진 요구사항들을 만족하는 것을 확인하기 위해, 본 논문에 서는 이산사건 시스템을 기술하는 수학적인 언어인 DEVS 형식론을 이용하여 제안된 시스 템을 기술하고 시뮬레이션하였다. 그리고 시뮬레이션되는 과정에서 생산되는 사건들의 궤적 을 분석하였다. 분석결과 제안된 시스템은 앞에서 제시한 여러 요구사항들을 잘 수용함을 보았다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.664-668
• /
• 2004

본 논문에서는 고속 이더넷의 고속의 이더넷의 물리계층에서 수신된 비트열로 부터 클록을 복원하고, 이 클록으로부터 동기된 비트열을 10b/8b 디코딩한 다음, 바이트열로 복원하여 데이터 링크계층의 MAC(Media Access controller)로 전송한다. PCS의 디코더는 S비트의 데이터와 제어신호를 추출하여 MAC으로 전달하는 기능을 수행한다. 즉 본 논문에서는 PCS기능 중 가장 중요한 요소인 10b/8b 디코더를 VHDL언어를 사용하여 기술하고 Xilinx ISE5.1를 이용하여 구현하였고, 입력 부분에 DDR인터페이스를 사용하였다. 구현한 결과 1056개의 게이트 사용하였으며, 10Gbps를 지원하기 위해서는 한 블록 당 2.5Gbps의 처리속도가 필요하다. 설계 모듈은 5.1Gbps의 처리 속도를 지원하여 관련 응용분야에서 사용이 가능할 것으로 사료된다.

• Proceedings of the Korean Society for Noise and Vibration Engineering Conference
• /
• 1996.10a
• /
• pp.27-31
• /
• 1996

연사기는 장섬유가 천연섬유와 유사한 섬유의 성질을 갖도록 하거나 면사, 모사 등의 단섬유사의 인장강도를 높여주기 위해서 실을 꼬아주는 기계를 가리키며 여러 가지의 연사기 가운데 생산성이 높은 2-for-1 연사기가 널리 사용되고 있다. 2-for-1 연사기는 고정된 급사 보빈과 이것을 관통하는 중공스핀들, 실이 통과하는 구멍(yarn guide)을 가진 디스크와 실을 감는 장치등으로 구성되어 있다. 고정된 보빈에서 풀려 나온 실이 스핀들을 거쳐 회전하는 yarn guide를 통과하면서 실이 한 번 꼬이고 yarn guide를 빠져나온 실이 감기면서 다시 꼬이므로 1회전당 2회 꼬이게 되어 2-for-1이라는 이름이 붙여졌다[1]. 2-for-1연사기의 스핀들은 대개 10,000-15,000rpm으로 회전하며 고속으로 올라갈수록 생산성이 증대되기 때문에 고속화를 위한 노력이 계속되고 있으나 고속화를 가로막는 중요한 애로기술의 하나가 소음, 진동저감기술이다. 본 연구에서는 스핀들 32개짜리로 특별제작된 2-for-1 연사기에서 가장 중요한 소음으로 인식되고 있는 스핀들 소음의 소음원인을 규명하고자 하였다. 소음원인의 분석에는 다중입력/단일출력(MISO)모형을 이용한 신호 해석법을 사용하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.05a
• /
• pp.54-55
• /
• 2018

본 논문은 지속적으로 수집되는 전력량계 데이터를 자동으로 처리, 분석하기 위한 IoT 데이터 기반 자동분석 기법을 제시한다. 에너지 효율을 높이기 위해서는 대상 설비의 관리, 모니터링을 통해 운영을 최적화해야 한다. IoT 기술을 이용하여 에너지 설비 사용 효율을 확인하고, 관리 여부를 판단하는 진단기술을 구현하기 위해서는, IoT 전력량계를 통해 수집된 데이터를 다양한 머신러닝 알고리즘에 입력하여 관리에 필요한 결과 지표를 도출할 수 있어야 한다. 이런 기능을 제공하는 IoT 수집 시스템의 모니터링 및 자동 진단 시스템은 데이터 수집, 분석을 신속하게 수행할 수 있다. 데이터 수집과 고속, 대용량 데이터 저장에 적합한 분산 파일시스템과 고속 시계열 기능을 기반으로 의존도, 유사도 분석실행을 제공하는 고속 전처리 시스템의 특징을 제안한다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.8 no.4
• /
• pp.21-32
• /
• 1998

통신 및 컴퓨터 시스템의 처리 속도가 높아짐에 따라 정보 보호를 위해서 고속의 데이터처리가 반드시 요구되어진다. 따라서 본 논문에서는 국제 표준 암호알로기즘의 하나인ISDEA(International Data Encryption Algorithm)를 고속 연산을 위하여 알고리즘을 분석하고 암호화 수행시간을 감소하기 위하여 파이프라인 처리를 하며, 서브키 생성시의 연산회수를 줄이기 위하여 서브키 블록을 EEPROM 으로 구현하였다. 전체적인 시스템은 VHDL(VHSIC Hardware Description Language)을 사용하여 설계하였다. IDEA 알고리듬은 EDA tool인 Synopsys를 사용하여 Sunthesis하였으며, Xilinx의 FPGA XC4052XL을 이용하여 One CHip화 시켰다. 입력 클럭으로 20Mhz를 사용하였을 때, data arrival time은 687.07ns였으며, 109.01 Mbp의 속도로 동작하 였다.