• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.95-95
• /
• 2009

실리콘 이종접합 태양전지는 비정질 실리콘을 사용하여 p-n 접합을 만들기 때문에 결정질 태양전지에 비해 개방전압이 높은 특성을 보인다. 그렇지만 결정질 태양전지는 접합을 확산공정으로 만들어 p층과 n층의 계면에서 결함이 존재하지 않는 반면 이종접합 태양전지는 결정질 실리콘 표면에 접합을 만들기 때문에 결정질 실리콘의 표면에 defect이 존재할 가능성이 많아진다. 이번 실험에서 결정질 실리콘의 cleaning 조건 변화에 따른 이종접합 태양전지의 특성변화를 보았다. 실리콘 이종접합 태양전지는 전면전극/ITO/p a-Si:H/i a-Si:H/n c-Si/i a-Si:H/n a-Si:H/후면전극의 구조로 만들으며 p형 및 n형 비정질 실리콘은 PECVD를 이용하여 증착하였고 i형 비정질 실리콘은 HWCVD를 이용하여 증착하였다. 만들어진 태양전지의 특성을 평가하기 위해 암전류 특성, 광전류 특성, 양자효율, 소수반송자수명을 측정하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.35.2-35.2
• /
• 2011

나노와이어를 제작하는 많은 방법들 중에서 실리콘 기판을 무전해식각하여 실리콘 나노와이어를 제작하는 방법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해식각법을 이용한 실리콘 나노와이어 합성은 단결정 실리콘 나노와이어를 합성할 수 있고, p 또는 n형의 도핑 정도에 따라 원하는 전기적 특성의 기판을 선택하여 제작할 수 있다는 장점을 가지고 있다. 하지만 n형으로 도핑된 기판으로 나노와이어를 제작하였을 경우 식각으로 인한 나노와이어 표면의 거칠기로 인하여, 실제로는 n형 반도체 특성을 나타내지 않는 문제점을 가지고 있다. 따라서 본 연구에서는 무전해식각법으로 합성한 n형 나노와이어의 거칠기를 조절하고 filed-effect transistor (FET) 소자를 제작하여 나노와이어의 전기적 특성변화를 확인하였다. n형 나노와이어의 거칠기를 조절하기 위하여 열처리를 통해 표면을 산화시켰고, 열처리 시간에 따른 나노와이어 FET 소자를 제작하여 I-V 특성을 관찰하였다. 이때 절연막과 나노와이어 계면 사이의 결함을 최소화 하기 위하여 나노와이어를 poly-4-vinylphenol (PVP) 고분자 절연막에 부분 삽입시켰다. 나노와이어 표면의 거칠기는 high-resolution transmission electron microscopy (HRTEM)을 통하여 확인하였으며, 전기적 특성은 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage 값 등을 평가하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.36.1-36.1
• /
• 2011

1차원 양자 구속 효과로 인해 우수한 전하 전송 특성을 갖는 나노선을 차세대 전자소자에 응용하기 위한 일환으로, 실리콘 기판 상에 동일한 실리콘 나노선을 성장하고 이의 미세구조 특징을 분석하였다. 실리콘 나노선은 Au 시드층을 형성한 후 화학기상증착법을 이용한 VLS (vapor-liquid-solid) 공법으로 성장시켰으며, 시드층의 크기에 따른 나노선의 구조 특성을 이미지 프로세싱을 통해 통계분석하였다. 성장된 실리콘 나노선의 결정구조와 성분을 고해상도 투과전자현미경과 EDAX를 이용하여 분석하였으며, 성장 온도 조건에 따른 나노선의 morphology 특성도 실시하였다. 그 결과 Au 시드층의 성분이 나노선과 기판의 계면에서 상당 부분 잔류함과, 성장된 나노선에는 쌍정 결함(twin defect) 등의 결정구조 변화가 수반됨을 알 수 있었다. 또한 금속 시드층의 평균 입도와 성장 온도 및 소스 가스 유량 조절함으로써 실리콘 나노선의 직경과 길이를 최적화 할 수 있었다. 이를 통해 향후 공정 스케일 다운의 한계 상황에 도달하고 있는 반도체 트랜지스터 소자를 대체할 수 있는 나노선 반도체 소자에 대한 공정기술 개발과 이를 이용한 다양한 응용 분야도 동시에 제시할 수 있게 되었다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.2
• /
• pp.177-182
• /
• 1995

저잡음 HEMT소자 제작을 위한 에피택셜 기판을 MBE방법을 이용하여 $In_{0.53}Ga_{0.47}As/In_{0.52}AI_{0.48}$As/InP 물질계로 성장하였다. 기판온도의 변화, 채널층과 격리층 사이의 성장 일시 멈춤 등의 성장 조건 변화에 따른 Hall 이동도의 변화를 연구하였다. 전자 공급층을 Si으로 델타도핑한 결과 같은 조건에서 성장기판의 온도를 $520^{\circ}C$에서$ 540^{\circ}C$로 증가시키면 실온의 전자이동도는 7,850$\textrm{cm}^2$/Vsec으로 증가하였으며, 격리층과 채널층 사이에서 약 50초간 성장중 채널층의 표면 adatom의 surface migration 시간을 충분히 제공하여 결정결함의 감소로 계면의 급격성이 향상된 결과로 사료된다. 본 실험을 통하여 얻은 최고 이동도 값은 격리층의 두께가 $100\AA$인 경유에 상온 측정결과 $11,400\textrm{cm}^2$/vsec 및 77K 측정결과 $50,300\textrm{cm}^2$/Vsec이었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.118-118
• /
• 2010

유리 기판 상에 system on panel (SOP) 구현을 위한 비휘발성 메모리 (NVM)를 제작하였다. 기존에 사용되던 charge storage layer인 SiNx 대신에 a-Si를 사용하여 전하 저장량 증가 및 전하유지 특성 향상시켰다. 그 결과 bandgap이 작아 band edge 저장 가능하였으며, SiNx 와 마찬가지로 a-Si 내 트랩에 저장되었다. $SiO_2$/a-Si와 a-Si/SiON 계면의 결함 사이트에 전하 저장되었으며, 또한 bandgap이 작아 트랩 또는 band edge에 위치한 전하들이 높은 bandgap을 가지는 blocking 또는 tunneling layer를 통하여 빠져 나오기 어려웠다. ONOn 구조의 두께와 동일한 OSOn 박막을 사용한 구조에서는 전하 저장 특성은 뛰어나나 기억유지 특성이 나빴다. 이에 대한 향상 방안으로는 Tunneling 박막의 두께를 증가시키는 것과 OSOSOn 적층 구조 소자를 만드는 방법이 있다. Tunneling 박막의 두께를 증가시킨 소자는 기억유지 특성 향상되는 특성을 보였으며 OSOSOn 적층 구조 소자는 전하저장 및 기억유지 특성 향상을 보였다. 특히, OSOSOn 구조의 경우 2개의 터널링 barrier를 사용함으로써 전하 저장 사이트의 증가에 기여하며, 기억 유지 특성도 좋아졌다. 본 연구에서 소자는 NVM이 아닌 MIS 구조로만 제작되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.282.1-282.1
• /
• 2014

산소 플라즈마 전처리가 ZnO/Si 박막 및 계면에 미치는 영향과 그것이 n-ZnO/p-Si 이종접합 다이오드의 전기적 특성에 관여하는 상관관계 등을 조사하였다. ZnO 박막을 Si 기판 위에 Sputter법으로 증착하였으며, 양질의 n-ZnO/p-Si 다이오드를 제작하기 위하여 산소 플라즈마를 이용하여 Si 기판의 표면을 전처리하는 기법을 선택하였다. 산소 플라즈마에 의해 전처리된 시편의 경우, (002) ZnO 보다 (101) ZnO가 더 우세하게 성장되었으며, (101) ZnO의 완화된 c-축 배향성 때문에 수평방향으로의 박막 성장이 이루어졌고, 그로 인해 ZnO 박막의 결정립 크기가 상대적으로 증가하는 것이 관측되었다. 이처럼 (101) 방향으로 성장된 ZnO 박막의 경우, 산소결공 등의 자생결함 밀도가 상대적으로 높아져 결국 캐리어 농도의 증가를 야기시켰다. 이러한 산소 플라즈마 전처리 효과는 n-ZnO/p-Si 이종접합 다이오드의 전도 특성과 밀접한 관련이 있으며, 특히 다이오드의 전도 특성을 현저히 개선시키는 것으로 관측되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.602-602
• /
• 2012

TCAD simulation을 이용하여 국부적 후면 접촉 구조를 가지는 단결정 실리콘 태양전지구조를 형성하고 실리콘 기판과 후면 passivation막 사이의 계면 특성 변화에 따른 태양전지의 전기적, 광학적 특성 변화에 대해서 연구하였다. 상기 연구를 진행하기 위하여 process simulator를 이용하여 후면에 국부적인 doped BSF region을 형성하고 device simulator를 이용하여 실리콘 기판과 후면 passivation막 사이의 carrier recombination 특성을 변화시켜 태양전지의 광학적, 전기적 특성을 분석하였다. Carrier recombination velocity의 감소에 따라 국부적 후면 접촉구조를 갖는 태양전지의 특성이 증가하는 것으로 관찰되었다. 이는 후면에서 실리콘과 박막 사잉의 결함이나, dangling bond에 의해서 carrier들이 재결합하는 확률이 줄어듦과 동시에, 후면 전극에서 carrier를 수집할 수 있는 확률이 커지기 때문이며, 800 nm 이상의 장파장영역 광원이 후면 passivation 박막에 의한 reflection으로 이차적인 carrier generation으로 인한 영향으로 판단되며 quantum efficiency 분석으로 규명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.96-96
• /
• 2011

ZnO는 실온에서 3.37 eV의 큰 밴드갭 에너지와 60 meV의 높은 exciton binding energy를 가지고 있어 광소자를 만드는데 큰 관심을 얻고 있다. 또한 최근에는 ZnO를 기반으로 한 동종접합 전광소자를 만드는데 성공하였다. 그러나 소자의 성능을 높이기 위해 여러 가지 개선할 사항이 있다. 그 중에 하나는 캐리어를 잘 주입 시키기 위한 금속-반도체 접합을 구현하는 것이다. 이러한 문제를 개선하기 위해서는 ZnO 기반으로 한 낮은 비저항을 가진 소자가 필요하다. 일반적으로 n-type ZnO Ohmic 접합에서 쓰이는 금속은 Ti/Au, Ta/Au, Al/Au 등이 있다. 실험방법은 c-plane 사파이어 기판 위에 펄스 레이저 증착 방법으로 3시간 동안 $500^{\circ}C$ 환경에서 ZnO 박막을 성장하고, 표면을 고르게 하기 위해 $1000^{\circ}C$에서 1분 동안 열처리를 진행하였다. 샘플 위에 photo-resist 코팅을 한 다음 transfer length method(TLM)를 이용하기 위해 포토리소그래피 장비를 통하여 샘플을 노광하였다. 그 위에 Ti/Au (30 nm/80 nm)를 E-beam/thermal evaporation으로 증착 하였다. 이는 일반적인 반도체 공정과 Lift-off방식을 이용하여 패터닝 하였다. 샘플을 열처리하는 것은 금속과 반도체의 접촉 접착과 전기적인 성질을 개선하고 응력과 계면 결함을 감소시키기 때문에 샘플을 100, 200, 300, 400, $500^{\circ}C$에서 각각 열처리하였다. 저항을 구하기 위해 각각 열처리된 샘플과 as-deposited의 전류, 전압 특성을 측정하고, 이러한 실험 방법으로 n-type ZnO의 Ohmic 접합을 구현하는 것이 목표이다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.21 no.4
• /
• pp.348-353
• /
• 2008

Most of the high voltage insulation systems, such as the power cable joint having hetero interface, are composed of more than two different insulators to improve insulating performance. The partial discharge(PD) in these hetero interface is expected to affect the total insulation performance. Thus, it is important to study electrical properties on these interfaces. This study described the influence of copper and semiconductive substance defects on $\Phi$-q-n distribution between the interface of the model cable joints to classify PD source. PD was sequentially detected for 600 cycles of the applied voltage. The K-means cluster analysis has been analyzed to investigate the $\Phi$-q-n distribution. The skewness-kurtosis(Sk-Ku) plot from K-means clustering results was defined to quantify cluster distribution and classify distribution patterns. The Sk-Ku plot is composed of skewness and kurtosis along abscissa and ordinate which indicate the asymmetry and the sharpness of distribution. As a result of the Sk-Ku plot, it was confirmed that the data was distributed in 1st 2nd and 3rd quadrant at copper foreign substance defect, but in case of semiconductive foreign substance, the data was distributed in 2nd quadrant only.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.150-150
• /
• 2010

비휘발성 메모리의 구조는 ONO($SiO_2$, $SiN_X$, $SiN_XN_Y$), 혹은 NNO($SiN_X$, $SiN_X$, $SiN_XN_Y$)등으로 구성된 blocking layer, charge storage layer, tunneling layer 등이 일반적이다. 본 연구에서 제작된 OSO구조는charge storage layer를 a-Si을 사용한 것으로, 기존에 사용되던 charge storage layer인 $SiN_x$ 대신에 a-Si:H 를 사용하였다. 최적의 전하 저장층 조건을 알기 위하여 가스비에 따른 raman 및 bandgap 측정, 그리고 C-V 통하여 트랩된 전하 저장량 및 flatband 전압의 shift 값을 측정 및 분석하였다. 실험 결과, bandgap이 작아 band edge 저장 가능하며, SiNx 와 마찬가지로 a-Si:H 내 트랩에 저장이 가능하였다. 또한 $SiO_2$/a-Si:H와 a-Si:H/SiOxNy 계면의 결함 사이트에 전하의 저장되며, bandgap이 작아 트랩 또는 band edge에 위치한 전하들이 높은 bandgap을 가지는 blocking 또는 tunneling layer를 통하여 빠져 나오기 어려운 특성이 있었다. 본 연구에서는 최적의 전하 저장 층 조건을 알기 위하여 가스비에 raman 및 bandgap 측정, 그리고 C-V 통하여 트랩된 flatband 전압의 shift 값을 측정하여 결과를 논의하였다. 또한 OSO 구조의 두께에 있어 MIS 결과와 poly-Si 상에 실제 제작된 NVM 소자의 switching 특성을 논의하였다.