• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.103-103
• /
• 1999

CeO2 는 cubic 구조의 일종인 CeF2 구조를 가지며 격자 상수가 0.541nm로 Si의 격자 상수 0.543nm와 거의 비슷하여 Si과의 부정합도가 0.35%에 불과하여 CeO2를 Si 기판 위에 에피택셜하게 성장시킬 수 있는 가능성이 크다. 따라서 SOI(Silicon-On-Insulator) 구조의 실현을 위하여 Si 기판위에 CeO2를 에피택셜하게 성장시키려는 많은 노력이 있었다. 또한 CeO2 는 열 적으로 대단히 안정된 물질로서 금속/강유전체/반도체 전계효과 트랜지스터(MFSFET : metal-ferroelectric-semiconductor field effect transistor)에서 ferroelectric 박막과 Si 기판사이에 완충층으로 사용되어 강유전체의 구성 원자와 Si 원자들간의 상호 확산을 방지함으로써 경계면의 특성을 향상시기키 위해 사용된다. e-beam evaporation와 laser ablation에 의한 Si 기판 위의 CeO2 격자 성장에 관한 많은 보고서가 있다. 이 방법들은 대규모 생산 공정에서 사용하기 어려운 반면 RF-magnetron sputtering은 대규모 반도체 공정에 널리 쓰인다. Sputtering에 의한 Si 기판위의 CeO2 막의 성장에 관한 보고서의 수는 매우 적다. 이 논문에서는 Ce target을 사용한 reactive rf-magnetron sputtering에 의해 Si(100) 과 Si(111) 기판위에 성장된 CeO2 의 구조 및 전기적 특성을 보고하고자 한다. 주요한 증착 변수인 증착 power와 증착온도, Seed Layer Time이 성장막의 결정성에 미치는 영향을 XRD(X-Ray Diffractometry) 분석과 TED(Transmission Electron Diffration) 분석에 의해 연구하였고 CeO2 /Si 구조의 C-V(capacitance-voltage)특성을 분석함으로써 증차된 CeO2 막과 실리콘 기판과의 계면 특성을 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.

• Composites Research
• /
• v.34 no.6
• /
• pp.337-344
• /
• 2021

In this study, the progressive failure behavior of the composite fan blade dovetail element under tensile loading is numerically investigated through finite element(FE) simulation. The accuracy of prediction by FE simulation is verified through tensile testing. The dovetail element is one of the joints for coupling the fan blade with the disk in a turbofan engine. The dovetail element is usually made of a metal material such as titanium, but the application of composite material is being studied for weight reduction reasons. However, manufacturing defects such as drop-off ply and resin pocket inevitably occur in realizing complex shapes of the fan blade made by composite materials. To investigate the effect of these manufacturing defects on the composite fan blade dovetail element, we performed numerical simulation with FE model to compare the prediction of the FE model and the tensile test results. At this time, the cohesive zone model is used to simulate the delamination behavior. Finally, we found that FE simulation results agree with test results when considering thermal residual stress and through-thickness compression enhancement effect.

• Korean Journal of Materials Research
• /
• v.3 no.4
• /
• pp.403-409
• /
• 1993

In this paper, an $NH_3$, added during dry oxidation and annealing m Si( 111) is clarified effect ive to suppress or remove defects. Annealing effects in $N_2$ and $NH_3/N_2$ ambient are estimated with dry $O_2$ and $NH_4$ oxidation($NH_3$ added in dry $O_2$ oxidation) method. C;em'rated defects in dry $O_2$ oxidation are lengthened according to oxidation time. but any defects in $NH_3$ oxidation are not found. Dry oxidation, after $NH_3$ oxidation as an initial oxidation. lias the defect -removing effect at the interface of Si -$SiO_2$. After dry or $NH_3$. oxidation. the annealmg 7.5% $NH_3/N_2$ ambient brings out gettering effect of OSF. The annealing in 7.5% $NH_3/N_2$ ambient for NI L oxidation method decreaSE,s $NH_3$ length of OSF about 20 % compared with dry oxidation method. Tlw feature of OSF is pit type, the gettering is directed to (011) plane for (111) plane. and OSFs are etched following to 110) directIon.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.308.2-308.2
• /
• 2014

최근 III-N계 물질 기반의 광 반도체 중 m-면 사파이어 기판을 사용하여 반극성 (11-22) GaN박막을 성장하는 광반도체의 발광효율을 높이려는 연구가 많이 진행되고 있다. 하지만, 반극성 (11-22) GaN와 m-면 사파이어 기판과의 큰 격자상수 차이와 결정학적 이방성의 차이에 의해 많은 결정 결함이 발생하게 된다. 이러한 결정결함들은 반극성 LED소자내에서 누설전류 및 비발광 재결합, 순방향전압 등의 소자특성을 저하시키는 큰 요인이 되기 때문에 고효율 발광소자를 제작함에 있어 어려움을 야기시킨다. 이러한, 반극성 LED 소자의 효율 향상을 위해 결함 분석에 대한 연구를 주를 이루고 있는 상황으로, n-GaN층에 Si도핑에 관한 연구가 진행되고 있다. 이미 극성과 비극성에서는 n-GaN층에 Si이 도핑이 증가될수록 결정질이 향상되고, 양자우물의 계면의 질도 향상 되었다는 보고가 있다. 본 연구에서는 반극성 (11-22) GaN 기반의 발광소자를 제작함에 있어 n-GaN 층의 도핑 농도 변화를 통한 반극성 GaN 박막의 결정성 및 전기적 특성 변화에 따른 LED소자의 전계 발광 특성에 대한 연구를 진행하였다. 금속유기화학증착법을 이용하여 m-면 사파이어 기판에 $2.0{\mu}m$두께의 반극성 (11-22) GaN 박막을 저온 GaN완충층이 존재하지 않는 고온 1단계 성장법을 기반으로 성장하였다.[3] 이후, $2.0{\mu}m$ 반극성 (11-22) GaN 박막 위에 $3.5{\mu}m$ 두께의 n-GaN 층을 성장시켰다. 이때, n-형 도펀트로 SiH4 가스를 4.9, 9.8, 19.6, 39.2 sccm으로 변화하여 성장하였다. 이 4가지 반극성 (11-22) n-GaN 템플릿을 이용하여 동일 구조의 InGaN/GaN 다중양자우물구조와 p-GaN을 성장하여 LED 구조를 제작하였다. X-선 ${\omega}$-rocking curve를 분석한 결과, 이러한 특성은 반극성 (11-22) n-GaN층의 Si 도핑농도 증가에 따라서 각 (0002), (11-20), (10-10) 면에서 결정 결함이 감소하고, 반극성 (11-22) n형 GaN템플릿을 이용하여 성장된 반극성 GaN계 LED소자는 20mA인가 시 도핑 농도 증가에 따라 9.2 V에서 5.8 V로 전압이 감소하였으며 역방향 전류에서도 누설전류가 감소함이 확인되었다. 또한, 전계 발광세기도 증가하였는데, 이는 반극성 n형 GaN박막의 실리콘 도핑농도 증가에 따라 하부 GaN층의 결정성이 향상과 더불어 광학적 특성이 향상되고, n형 GaN층의 전자 농도 및 이동도의 동시 증가에 따라 전기적 특성이 향상 됨에 따라 LED소자의 전계 발광 특성이 향상된 것으로 판단된다.

• Korean Journal of Materials Research
• /
• v.6 no.8
• /
• pp.833-840
• /
• 1996

Diamond thin films were deposited on p-type (100) Si wafers using MPECVD. Prior to deposition, ultrasonic striking was done to improve density of nucleation sites with dimond powder of 40~$60\mu$m size. Then diamond thin films were deposited at $^900{\circ}C$, 40Torr and 1000W microwave power using ${CH}_{4}$ and ${H}_{2}$ gases. The purity, the morphology and the microstructur'e and microdefects of diamond thin films were characterized by Raman spectroscopy, SEM and TEM, repectively. In Raman spectroscopy the peaks of non-diamond phase increased as ${CH}_{4}$, concentration increased. In SEM, the morphology of diamond thin films varied from crystalline to cauliflower as ${CH}_{4}$, concentration increased. As ${CH}_{4}$ con centration increased, the density of defects increased, with most defects being {III} twin. ${MTP}_{5}$, were formed with five (II]) planes. As these (Ill) Planes were twinned, ${MTP}_{5}$, represented five-fold symmetry. ]n the interfaces, defects in diamond thin films fanned out from small regions implying nucleation sites.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.22.2-22.2
• /
• 2011

Si 나노와이어를 합성하는 다양한 방법들 중에서 Si 기판을 나노와이어 형태로 제작하는 무전해 식각법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해 식각법을 이용한 Si 나노와이어는 p 또는 n형의 전기적 특성을 갖는 Si 기판의 도핑농도에 따라 원하는 전기적 특성을 갖는 나노와이어를 얻을 수 있을 것이라는 기대가 있었지만 n형으로 제작된 나노와이어의 경우 식각에 의한 표면의 거칠기 때문에 그 특성을 나타내지 못하는 문제점을 가지고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 합성하고 field-effect transistors (FETs) 소자를 제작하여 각각의 특성을 구현하였다. 나노와이어와 절연막 사이의 계면 결함을 최소화하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시킨 형태로 소자를 제작하였고, 특히 n형 나노와이어의 표면을 보다 평평하게 하기 위하여 열처리를 진행 하였다. 이렇게 각각의 특성이 구현된 나노와이어를 이용하여 soft-lithography 공정을 통해 complementary metal-oxide semiconductor (CMOS) 구조의 인버터 소자를 제작하였으며 그 전기적 특성을 평가하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1995.11a
• /
• pp.23-24
• /
• 1995

기존의 웨이퍼 박막속에 절연박막이 삽입된 SOI(Silicon On Insulator) 웨이퍼 구조와 관련한 반도체 기판 재료가 커다른 관심을 끌어 왔으나, SOI 평가기술은 아직까지 체계적으로 확립된 것이 없으며, DLTS(Deep Level Transient Spectroscopy) 등을 이용한 전기적 평가는 거의 이루어지지 않은 상태이다. 본 연구에서는 직접접합된 웨이퍼를 약 10um내외의 활성화층을 형성시킨 6인치 P-형 SOI 웨이퍼를 제작하여 DLTS로 측정, 평가를 하였고, DLTS 측정후 관찰될 수 있는 에어지 트랩(Energy Trap)과 후속 열처리에서의 트랩의 변화등을 관찰하여, 후속 열처리조건에 따른 접합된 SOI 웨이퍼 계면의 안정화된 조건을 확보하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.5 no.4
• /
• pp.378-385
• /
• 1995

The growth processes of improved methods for MBE, LPE and $\mu$ - PD methods are discussed taking the oxide materials, especially those of Bi - Sr - Ca - Cu family $LiNbO_3$ and $K_3Li_2Nb_5O_{15}$ family as examples. It is suggested that the crystal growth far from equilibr iu m including composition homogeneity has been achieved to satisfy in understanding and controlling the atomic interfaces.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.402-402
• /
• 2008

화학 수송법을 이용하여 양질의 $SnO_2$ 박막을 성장 시켰다. 성장 된 $SnO_2$ 박막은 수송가스 변화에 따라 양자의 크기 형태와 결정성, 박막내부의 결함과 전기 전도도, 산소결합과 광발광 등이 변화된 특징을 가졌지만 Sn과 O의 성분비는 계면부터 박막의 표면까지 화학 양론적으로 일정한 비를 가졌다. 그리고 입자의 크기와 결정성은 가스유입랑에 따라 변화 되었으며, 박막의 전기저항과 HALL 캐리어도 수송가스 따라서 변화됨이 관찰 되었고, 박막 내 $SnO_2$ 광 발광의 피크도 변화가 되었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.98.1-98.1
• /
• 2012

CdS/CdTe 박막 태양전지의 경우 높은 광흡수 계수를 가지고 있는 CdTe 다결정 박막을 흡수층으로이용 한다. CdTe 다결정 박막의 경우 CdS/CdTe 계면과 박막 내부에 많은 결함들이 존재 하며, CdTe 박막 내부에 존재하는 캐리어의 수를 증가 시키기 위하여 $CdCl_2$ 활성화 공정을 거치게 된다. 이때 박막의 물성 변화를 분석 하기 위하여, X-Ray Diffractometer (XRD), X-ray Photoelectron Spectroscopy (XPS)를 이용하여 박막 표면 분석을 진행 하였다. 이를 통해 박막 표면에서 산소가 Cd와 Te과 결합하면서 산화막이 생성되는 것을 확인하였다. 박막 표면에 생성된 산화막은 후면 금속 전극 형성을 위해, 용액 공정을 통하여 제거 되는데, 이때 CdTe 박막 표면에서 Cd이 용액에 의해 제거 되는 것을 확인 하였다.