• 제목/요약/키워드: 경량 블록 암호

검색결과 93건 처리시간 0.017초

초경량 암호 PRESENT의 소프트웨어 구현 시 처리량 향상에 대한 연구 (A Study on the Throughput Enhancement in Software Implementation of Ultra Light-Weight Cryptography PRESENT)

  • 박원규;;김성준;이강현;임대운;유기순
    • 한국통신학회논문지
    • /
    • 제42권2호
    • /
    • pp.316-322
    • /
    • 2017
  • 본 논문은 경량 블록암호 알고리즘인 PRESENT를 소프트웨어로 구현 시 단위 시간 당 암호화 처리량을 증가시키는 기법을 제안한다. PRESENT의 각 라운드는 라운드 키 첨가, 치환, 전치 과정으로 구성되어 있으며, 이를 31회 반복 수행한다. Bo Zhu는 효율적 연산을 위해 치환과 전치 과정을 통합하여 연산하는 기법을 제안하였고, 치환과 전치를 따로 수행하는 기존 기법에 비해 암호화 처리량을 약 2.6배 증가 시켰다. 본 논문에서 제안한 기법은 Bo Zhu가 제안한 기법에서 특정 비트를 선택하기 위한 연산을 제거함으로써 암호화 성능을 개선하였다. Bo Zhu의 기법에 비해 메모리 사용량은 증가하지만, 암호화 처리량을 최대 약 1.6배 증가 시켰다.

클라우드 환경에서의 대용량 데이터 전송의 효율성과 보안성 강화를 위한 부분 암호화 방법 (A Partial Encryption Method for the Efficiency and the Security Enhancement of Massive Data Transmission in the Cloud Environment)

  • 조성한;한기태
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제6권9호
    • /
    • pp.397-406
    • /
    • 2017
  • 클라우드 환경에서의 대용량 암호화 데이터 서비스를 위하여 기존의 암호화 알고리즘을 사용할 경우 데이터 암호화에 많은 시간 소요의 문제점이 대두된다. 이러한 단점을 보완하기 위해 일반적으로 부분 암호화 방법을 사용한다. 그러나 기존의 부분 암호화 방법은 암호화되지 않은 잔존 영역으로 인해 암호화된 데이터를 유추할 수 있다는 단점이 존재한다. 본 논문에서는 이러한 단점을 해결하기 위해 암호화 속도를 높이면서 보안을 준수하는 부분 암호화 방법을 제안한다. 제안하는 방법은 헤더 생성, 부분 암호화, 블록 셔플의 과정으로 구성된다. 1단계 헤더 생성 과정에서는 알고리즘에 필요한 헤더 데이터를 생성하고 2단계 부분 암호화 과정에서는 LEA (Lightweight Encryption Algorithm)를 이용하여 데이터의 일부분을 암호화하고 암호화하지 않은 부분의 데이터와 암호화 과정 중에 생성된 블록을 XOR하여 모든 데이터를 변형시키며, 3단계 블록 셔플 과정에서는 헤더에 저장한 셔플 데이터를 이용하여 블록을 섞어 데이터를 알아볼 수 없는 형태로 바꾸어 암호화를 수행한다. 제안하는 방법을 모바일 디바이스에 적용하여 구현한 결과 암호화한 데이터는 알아볼 수 없는 형태로 모두 바뀌어 데이터를 유추할 수 없었고, 암호 키 없이는 데이터를 복원할 수 없었다. 제안하는 방법은 블록 경량 암호화 알고리즘인 LEA에 비해 암호화 속도가 약 273% 정도 향상되어 대용량 데이터를 암호화하는데 있어 빠른 처리가 가능함을 확인하였다.

사물인터넷 응용을 위한 암호화 프로세서의 설계 (Design of Crypto-processor for Internet-of-Things Applications)

  • 안재욱;최재혁;하지웅;정용철;정윤호
    • 한국항행학회논문지
    • /
    • 제23권2호
    • /
    • pp.207-213
    • /
    • 2019
  • 최근 IoT 산업에서 보안의 중요성이 증가하고 있으며, IoT (internet of things) 통신 산업에서는 소형의 하드웨어 칩이 필요하다. 이를 위해 본 논문에서는 대표적인 블록 암호 알고리즘인 AES (advanced encryption standard), ARIA (academy, research, institute, agency)와 CLEFIA를 통합한 저면적 암호화 프로세서를 제안한다. 제안하는 암호화 프로세서는 128 비트 기반으로 라운드 키 생성 과정과 암호화 및 복호화 과정을 하나로 공유하였으며, 각각 알고리즘의 구조를 공유 시켜 면적을 축소하였다. 더불어, 경량 IoT 기기를 포함한 대부분의 IoT 기기나 시스템에 적용이 가능하도록 구현하였다. 본 프로세서는 Verilog HDL (hardware description language)로 기술되었고65nm CMOS 공정을 통해 논리 합성하여 11,080개의 논리 게이트로 구현 가능함을 확인하였다. 결과적으로 각 알고리즘 개별 구현 대비 gate 수 총계에서 약42%의 이점을 보인다.