• Title/Summary/Keyword: 결과 검증

Search Result 27,895, Processing Time 0.065 seconds

An Efficient Bytecodes Verification Technology for Small Devices (소형 기기용 효율적인 바이트 코드 검증기술에 관한 연구)

  • Hwang, Cheul-Jun;Cho, Jeung-Bo;Jung, Min-Soo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2003.11b
    • /
    • pp.1197-1200
    • /
    • 2003
  • USIM(Universal Subscriber Identity Module) 기술은 데이터의 관리와 보호를 하나의 소형 칩 내에 집약시킨 기술로 최근에 이 기술에 대한 관심도가 증가하고 있다. 자바카드 가상기계는 자바 언어로 작성된 프로그램이 USIM 칩 내부에서 실행 가능하도록 해준다. 하지만 자바카드 가상 기계는 자원 제약적인 디바이스의 특성으로 인하여 검증기술을 제공하지 않는다. 본 논문에서는 정적 체크 기반의 효율적인 바이트코드 검증기를 제안한다. 연구 결과 본 논문에서 제안하는 검증기는 일반적인 것에 비해 90% 이상의 사이즈가 감소되었다.

  • PDF

Formal Verification of the Extended Finite State Machine with SMV (SMV를 이용한 확장된 유한상태 기계의 정형 검증)

  • Cho, Min-Taek;Park, Sa-Chon;Kwon, Gi-Hwon
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.11b
    • /
    • pp.310-312
    • /
    • 2005
  • 유한상태 기계는 신뢰성이 요구되는 내장형 시스템의 제어흐름을 표현하고 검증하는데 많이 사용되는 모델이다. 하지만 자체가 가지고 있는 단순함으로 인해 복잡한 시스템을 명세하기에는 부족하다. 이러한 유한상태 기계의 단점을 극복하기 위해 다양하게 확장시킨 유한상태 기계들이 나왔지만 이렇게 확장된 유한상태 기계들에 대한 정형 의미의 부재로 인해서 요구사항중 하나인 명세를 검증하는데 어려움이 따른다. 이에 우리는 확장된 유한상태 기계의 정형 단계 의미를 정의하고, 이를 사용하여 모델에 대한 정형검증을 수행하였다. 그 결과 레이스 조건(race condition)과 애매한 전이, 순환하는 전이 등의 버그들을 모델에서 정형적으로 검출 할 수 있었다.

  • PDF

Implementation and Interoperability Test for the IEEE 802.1Qay PBB-TE System (IEEE 802.1Qay PBB-TE 표준 시스템 구현과 상호 운용성 검증)

  • Kim, Hyun-Pil;Moon, Sang-Won;Choi, Jin-Seek
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.36 no.12B
    • /
    • pp.1636-1646
    • /
    • 2011
  • In this paper, we implement IEEE 802.1Qay PBB-TE system and verify interoperability with the commercial PBB-TE product. In order to verify interoperability, we implement the standard protocol as well as the system integrating functions including system kernel control functions. Through interoperability tests with the commercial system, we verify the implemented protocol to perform PBB-TE TESI and ESP configurations, and protection switching as well as monitoring the results.

Decision Support System for R&D Processing and Research Results Using the Web WorkFlow (Web WorkFlow를 이용한 연구개발 공정 및 연구결과물 의사결정지원시스템)

  • 정관성;이용범;장원표;한도희
    • Proceedings of the Korean Operations and Management Science Society Conference
    • /
    • 2002.05a
    • /
    • pp.575-578
    • /
    • 2002
  • 원자력 중장기 연구개발 일환으로 수행중인 액체금속로 설계기술개발 프로젝트는 개념 설계분야와 기반기술구축 분야로 구성되어 있는 상호 긴밀한 연계가 강조되기 프로젝트이다. 대과제를 중심으로 각 세부과제 및 분야 내에서 시스템별 인터페이스 등이 종합적으로 관리되어야 할 필요성이 있는 프로젝트이다. 액체금속로 설계기술개발 프로젝트의 연구생산성 향상을 위해 공정계획을 수립하고, 프로젝트 수행 중에 산출되는 연구결과물을 검증하여, 검증된 자료를 프로젝트 수행원들에게 공유할 수 있게 Web WorkFlow를 이용한 자료 검증/공유시스템을 개발하여 운영하고 있으며, 최종적으로 검증된 자료는 데이터베이스를 구축하여 활용하고 있다. 이렇게 함으로써 한국원자력연구소에서 개발증인 액체금속로 설계 기술개발 프로젝트를 최적화된 계획 및 관리를 통하여 연구개발을 수행할 수 있을 것으로 예상된다.

  • PDF

An Empirical Study of Digital Contents Piracy Behavior on Online (온라인디지털콘텐츠 불법복제 행동에 관한 연구)

  • Choi, Eun-Jee;Gim, Gwang-Yong
    • 한국IT서비스학회:학술대회논문집
    • /
    • 2008.11a
    • /
    • pp.453-456
    • /
    • 2008
  • 소프트웨어와 음악파일, 영화 등의 불법복제로 인한 사회적인 문제가 대두되어 왔다. 온라인디지털콘텐츠의 산업규모와 중요성이 증대되고 있는 시점에서 동일하게 불법복제로 인한 피해규모와 이용자들의 불법복제 행동이 만연해 있다. 이 연구는 계획된 행동이론(TPB)를 통해 개인의 온라인디지털콘텐츠의 불법복제 행동에 대한 모형을 검증하고 불법복제에 영향을 미치는 요인을 검증하고 인과관계를 확인하고자 한다. TPB의 확대모형을 제안하고자 하는데 단속, 교육 및 홍보, 이전경험, 자기효능감이 불법복제 행동의도와 의도에 영향을 미치는 태도와 주관적 규범에 어떠한 영향을 미치는지 검증해보고 한다. 단속과 교육 및 홍보가 개인의 인식과정을 통해 태도와 내적인 자기 규범에 어떠한 영향을 미칠 것인지는 정책적 전략적 시사점을 얻는데 중요한 요인이 될 것이다. 파일럿 테스트 결과 기존 TPB 모형은 온라인디지털콘텐츠 영역에 있어서도 적합한 모델임이 검증되었고, 단속과 교육 및 홍보가 태도와 주관적 규범에 유의한 영향을 미침을 나타내었다.

  • PDF

The Implementation of Logic Analyzer Software & Hardware for Design Verification on FPGA board (FPGA 상의 설계 검증을 위한 논리 분석기 소프트웨어 및 하드웨어 구현)

  • Hwang, Soo-Yeon;Jung, Sung-Heon;Jhang, Kyoung-Son
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2003.05a
    • /
    • pp.397-400
    • /
    • 2003
  • FPGA 보드를 이용하여 디지털 논리 설계를 검증하려면 고가의 논리 분석기 장비를 필요로 한다. 본 논문은 FPGA 설계에 대한 검증을 PC에서 직접 입력 데이터를 FPGA 보드 쪽으로 전달하고 그 결과를 다시 PC 쪽에서 GUI 형태로 확인할 수 있도록 구성된, 논리 분석기 기능을 갖는 VHDL 모듈과 소프트웨어의 구현에 관한 것이다. 이와 같은 VHDL 모듈과 소프트웨어 모듈을 활용함으로써 추가 비용 없이 검증 과정을 수행할 수 있다.

  • PDF

Code Slicing Tool for Effective Software Verification (효과적인 소프트웨어 검증을 위한 코드 자르기 도구의 개발)

  • Kim, Dongwoo;Park, Mingyu;Choi, Yunja
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2014.04a
    • /
    • pp.586-589
    • /
    • 2014
  • 고안전성이 요구되는 소프트웨어의 경우 극히 낮은 확률로 발생하는 오류로 인하여 전체시스템의 안전에 치명적인 상황을 야기할 수 있으므로, 철저한 안전성 검증이 요구된다. 모든 가능한 실행경로를 고려해야 하는 안전성 검증은 시간과 비용이 오래 걸리는 단점이 있다. 본 논문에서는 안전성 검증의 고비용 문제를 개선하기 위해 안전성 특질을 기준으로 코드 자르기 기법[2]을 구현한 도구를 개발하였다. 개발한 도구를 OSEK/VDX[1] 기반의 개방형 차량 전장용 운영체제인 Trampoline[3] 소스코드에 적용한 결과 분석 대상의 코드의 크기를 83% 줄일 수 있음을 보였다.

Core-A based real-time video signal processing SoC design (Core-A를 이용한 실시간 영상 신호 처리 SoC 설계)

  • Shin, Yosoon;Kim, Hansik;Ryoo, Kwangki
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.11a
    • /
    • pp.649-651
    • /
    • 2012
  • 본 논문에서는 Core-A를 이용한 실시간 영상 신호 처리 SoC 설계와 검증에 대해 기술한다. 영상 신호 처리를 위한 방식으로 SoC를 사용하였으며 영상 처리를 위한 ISP를 설계하였다. 영상 처리를 위한 마이크로프로세서는 코드밀도를 높이고 Verilog HDL을 사용하여 기술되어 여러 응용분야에서 최적화할 수 있는 국내에서 개발된 Core-A를 사용하였다. 본 논문에서 제안한 SoC는 Verilog HDL언어로 설계 되었고, 기본 SoC의 구조는 Core-A, AMBA Bus, ISP, Memory controller, Uart로 구성하였다. 구현된 SoC는 다양한 영상 신호 처리를 지원하여 향후 영상압축 인코더의 실시간 이미지 처리용 소스로 사용할 수 있고 신호 처리 알고리즘 검증용에도 유용하게 사용될 수 있을 것으로 보인다. 설계 검증을 위해 먼저 FPGA를 이용하여 검증하였으며 TSMC $0.18{\mu}m$ CMOS공정으로 합성한 결과 동작주파수는 50MHz, 전체 게이트 수 86.1k로 확인되었다.

Verification and Validation Framework to develop MMIS Software for Nuclear Power Plants (원전 MMIS 소프트웨어 개발을 위한 확인 및 검증 방법론)

  • Lee, Jong-Bok;Suh, Yong-Suk;Suh, Sang-Moon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.05a
    • /
    • pp.289-292
    • /
    • 2004
  • 원자력발전소 MMIS(Man-Machine Interface System)는 발전소 공정과 관련 장비들을 감시 및 제어하고, 필요시에 보호기능을 수행함으로써 발전소를 안전하고 신뢰성 있게 운전할 수 있도록 지원하고 있다. 그러한 MMIS의 설계에 소프트웨어기반의 컴퓨터 기술이 사용된 경우, 그 설계를 구현하기 위해 사용된 소프트웨어가 설계 및 프로그래밍 오류에 취약하여, 공통유형의 소프트웨어 오류로 인해 하드웨어로써 구축된 다중성 설계를 파기시킬 수 있기 때문에 원자력 발전소의 안전 및 안정 운전과 직결되게 된다. 또한 소프트웨어는 설계공정 결함이 일반적으로 최종 결과물에서 확인될 수 있다는 점 때문에 확인 및 검증기술을 정립하고 체계적인 적용이 필수적이다. 이에 따라 본 논문에서는 현재 설계를 진행중인 SMART(System-integrated Modular Advanced ReacTor) MMIS 소프트웨어를 개발하기 위해 적용되는 확인 및 검증 규제요건을 분석하고, 소프트웨어 개발생명주기에 따른 확인 및 검증을 체계적으로 수행하기 위한 프레임웍을 제시한다.

  • PDF

A Design on Rasterizer for the verification in a 3D Graphic Processor (3D 그래픽 프로세서 검증을 위한 래스터라이저 설계)

  • Lee, Mi-Kyoung;Jang, Young Jo
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2009.10a
    • /
    • pp.639-642
    • /
    • 2009
  • When the graphics accelerator for high-quality multimedia content design, hardware verification environment, easy and accurate performance evaluation in an embedded device is required. To work around this is not verified through the simulation waveform analysis to determine the actual calculated graphic images has designed a software rasterizer. Rasterizer is designed for Windows-based environment using the C language implementation of rasterization has a function at each step. Vertex data is entered and the results were verified.

  • PDF