• Journal of the Korean Applied Science and Technology
• /
• v.16 no.1
• /
• pp.105-115
• /
• 1999

P-type의 단결정 실리콘 위에 $1000{\AA}$의 열산화막을 성장시킨후 $5500{\AA}$의 다결정 실리콘으로 증착된 시료를 가지고 $HBr/Cl_2/He-O_2$ 혼합기체로 식각할 때 시료의 식각 특성에 관한 $H_2-O_2$ 기체함량. RF 전력, 압력에 대한 영향을 XPS(X-ray photoelectron Spectroscopy)와 SEM(Scanning Electron Microscopy)으로 조사하였다. $HBr/Cl_2/He-O_2$ 혼합기체로 식각되는 동안 형성된 다결정 실리콘 식각속도는 $H_2-O_2$ 함량 증가에 따라 증가하였으며 식각잔유물은 RF 전력과 압력변화에 의해 영향은 받지 않는 것으로 나타났으며, 다결정 실리콘 측벽에서의 증착속도는 낮은 RF전력과 높은 압력에서 높게 나타났다. 다결정 실리콘 식각 잔유물의 결합에너지는 안정한 $SiO_2$인 열산화막의 경우보다 높으므로 식각 잔유물은 $SiO_{\chi}({\chi}>2)$의 화합결합을 가지는 산화물과 같은 잔유물로 생각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.293-293
• /
• 2010

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 챔버 내에 압축된 공기나 가스에 의해 가속된 미세 파우더들이 재료와 충돌하면서 식각하는 기계적 건식 식각 공정 기술이라고 할 수 있는 micro blaster 공정을 이용하면 기존 재생공정보다 낮은 재처리 비용과 간단한 공정으로 재생웨이퍼를 제작할 수 있다. 하지만 이러한 micro blaster 공정은 식각 후 표면에 많은 particle과 crack을 형성시켜 태양전지용으로 사용하기에 단점을 가진다. 본 연구에서는 이러한 micro blaster를 이용한 태양전지용 재생 웨이퍼를 제작하기 위해 폐 실리콘 웨이퍼의 표면 물질을 식각하고, 식각 후 충돌에 의해 발생된 표면의 particle과 crack을 DRE(Damage Remove Etching)공정으로 제거하는 연구를 진행 하였다. 먼저 폐 실리콘 웨이퍼와 같은 표면을 형성하기 위하여 시편 표면에 각각 Al($2000{\AA}$), $Si_3N_4(3000{\AA})$, $SiO_2(1{\mu}m)$, AZ1512($1{\mu}m$)을 형성하고 micro blaster의 파우더 크기, 압력, 스캔 속도 등의 공정 조건에 따라 폐 실리콘 웨이퍼 표면 물질을 식각하였다. 식각 후 폐 실리콘 웨이퍼의 식각된 깊이와 표면 물질 잔량을 측정하고, 폐 실리콘 웨이퍼의 표면에 particle과 crack, 요철이 형성되어 있는지를 확인하였다. 그 결과 폐 실리콘 웨이퍼에 형성된 물질의 두께 이상으로 식각되었으며, 표면 물질의 잔량이 남아 있지 않았고, 표면에 많은 particle과 crack, 요철이 형성되었다. 표면에 형성된 요철은 유지하면서 많은 particle과 crack을 제거하기 위하여 micro blaster공정 후 DRE 공정으로 표면 개선이 필요하였다. 이때 남겨진 요철은 입사광량을 증가시키고, 표면 반사율을 감소시켜 태양전지내의 흡수하는 빛의 양을 증가시키는 태양전지 texturing 공정 효과로 작용하게 된다. 표면에 남은 particle과 crack을 완전히 제거하면서 요철은 유지할 수 있게 HNA 용액의 농도와 시간에 따른 식각 정도를 측정하였다. DRE 공정 후 표면 particle과 crack이 완전히 제거되어 표면이 개선됨을 확인하였다. Micro blaster를 이용하여 폐 실리콘 웨이퍼의 표면을 식각하고, DRE공정으로 표면을 개선함으로써 태양전지용 기판으로의 재생 가능성을 확인하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.7
• /
• pp.1393-1398
• /
• 2009

Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.12.2-12.2
• /
• 2010

반도체 소자, 바이오 센서, 태양전지 등에서 집적도 및 소자 성능 향상을 위해서 최근 실리콘 소재를 위주로 한 수직 정렬형 와이어 어레이와 같은 3차원 구조의 소재에 대한 연구가 많이 진행되고 있다. 깊은 반응성 이온 식각법(DRIE: Deep Reactive Ion Etching)과 같은 건식 식각법으로 종횡비가 높은 실리콘 와이어 어레이를 제작할 수 있지만 시간과 공정비용이 많이 소요된다는 단점이 있고 양산성이 없다. 이를 극복하기 위해서 VLS (Vapor-Liquid-Solid)방법이 연구되고 있지만 촉매로 사용되는 금속의 오염으로 인한 소자 성능의 저하를 피할 수가 없다. 본 연구진에서 연구하는 있는 전기화학적 식각법을 사용하면 이러한 문제를 극복하고 매우 정렬이 잘 된 실리콘 와이어 어레이를 제작할 수 있으며 최적 조건을 정립하면 균일하고 재현성 있는 다양한 종횡비의 기판 수직형 실리콘 와이어 어레이를 제작할 수 있다. 또한, 귀금속 촉매 식각법은 금속 촉매를 사용하여 식각을 하지만 VLS 방법과 달리 Top-down 방법을 사용하기 때문에 최종 공정에서 용액에 담구어 귀금속을 식각하여 제거 하면 귀금속 촉매가 실리콘을 오염시키는 일은 배제할 수 있다. 귀금속 촉매 식각법의 경우 사용되는 촉매의 다양화, 포토리소그래피 방법, 그리고 식각 용액의 조성 변화에 따라 다양한 형상의 와이어 어레이를 제작할 수 있으며 이에 대한 결과를 소개하고자 한다. 3차원 실리콘 와이어 어레이를 사용하여 동심원형 p-n접합 와이어 어레이를 제작하면 소수캐리어의 확산거리가 짧아도 짧은 동심원 방향으로 캐리어를 포집할 수 있고 태양광의 입사는 와이어 어레이의 수직 방향이므로 태양광의 흡수도 효율적으로 할 수 있기 때문에 실리콘의 효율 향상을 달성할 수 있다. 이에 대한 본 연구진의 연구결과 및 최근 연구 동향을 발표하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.395-396
• /
• 2011

본 논문에서는 30% 내외의 평균반사율을 가지는 다결정 실리콘 태양전지의 입사광 손실을 최소화하여 광전변환효율 극대화를 구현하기 위해서 SF6/O2 혼합가스를 이용한 RIE 표면 texturing 공정을 수행하였다. 현재 다결정 실리콘 태양전지는 다양한 방향의 grain을 가지기 때문에 단결정 실리콘에 적용되는 습식 식각 방식이 다결정 실리콘 표면 texturing에 적절하지 않은 것으로 알려져 있다. 이를 개선하기 위해서 이방성 식각 특성을 가지는 다양한 texturing 방법이 시도되고 있다. 대표적으로 기계적인 방식의 V-grooving, 레이저 grooving, 플라즈마 건식식각을 이용한 texturing 및 산 용액을 이용한 texturing 등의 연구가 보고되고 있다. 그 중에서 플라즈마 건식식각 방식의 하나인 RIE를 이용한 표면 texturing 공정이 간단한 공정과 산업계 응용의 용이성 때문에 활발히 연구되어 왔다. 특히 Sandia group과 일본 Kyocera사의 연구 결과에서는 그 가능성을 입증하고 있다. 본 연구에서는 공정의 단순화와 안전한 공정을 위해서 SF6/O2 혼합 가스를 이용하여 마스크 패턴 공정없이 RIE texturing 공정을 수행하였으며, RIE-textured 다결정 실리콘에 대해서 태양전지를 제작하여 표면 texturing이 광전변환효율에 미치는 영향에 대해서 분석하였다. 그 결과 SF6/O2 혼합 가스를 이용한 RIE texturing은 다결정 실리콘 표면에 주로 needle 구조를 형성하는 것을 확인하였다. 각 texturing 조건별 반사율의 차이는 needle 구조의 조밀도와 관련되는 것을 알 수 있었으며, 동일 공정 parameter 상에서 식각 시간 1, 2, 3, 4, 5분 기준 시간에 따른 표면 구조 분석 결과 seed 가 형성되고 그에 따라서 needle 형태로 식각되는 과정을 관찰하였다. 반사율은 분당 약 4%씩 낮아져 5분 식각 후 14.45% 까지 낮아졌으며, 표면 구조에서 폭은 약 30 nm로 모두 일정하며, 길이가 약 20, 30, 50, 80, 100 nm으로 증가되었다. 이 결과로 보아 seed로부터 needle 구조가 심화되어가는 것을 알 수 있었다. 시간에 따른 RIE texturing 후 제작된 태양전지는 효율이 1분 식각 기준 15.92%에서 약 0.35% 씩 낮아져 5분 식각 후 14.4%로 낮아졌다. Voc 는 texturing 시간에 관계없이 일정하며 Isc가 점점 감소되는 것으로 확인되었다. EQE 결과도 이와 동일하게 RIE texturing 시간이 길어질수록 전체 파장 범위에서 일정하게 낮아지는 것이 관찰되었다. Electroluminescence(EL) 이미지 결과 texturing 시간이 길어진 태양전지일수록 점점 어두운 이미지가 나타나 5분 식각의 경우 가장 어두운 결과를 나타내었다. 이런 결과는 한 가지 이유보다는 복합적인 문제로 예상되는데 궁극적으로는 RIE 공정 후 표면에 쌓인 charged particle들이 trap 준위를 형성하여 효율 및 공정상에 영향을 미친 것으로 보이며, 특히 잔류 O기가 불균일한 산화막을 형성하는 것으로 예상된다. 또한 EL 분석 결과를 볼 때 RIE texturing 공정이 길어질수록 불안정한 pn-junction을 형성하는 것을 확인하였으며, emitter 층 형성 후 PSG (phosphorous silica glass) 공정에서 needle의 상부 구조가 무너지면서 면저항이 증가된 결과로 분석된다. PSG 제거 후 측정된 면저항의 경우 3분 texturing 샘플부터 면저항이 약 4${\Omega}/sq$ 정도 증가됨을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1998.06a
• /
• pp.139-139
• /
• 1998

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.186-186
• /
• 2011

태양전지의 효율을 증가시키기 위해서는 표면에서의 Fresnel 반사를 줄여 입사된 빛이 흡수층까지 잘 도달되도록 해야 한다. 그러나 결정질 실리콘의 경우, 굴절률이 높아 32% 이상의 표면반사율을 보이고 있어, 실리콘 태양전지 표면에 단일 또는 다중 박막의 무반사 코팅을 통해 반사율을 낮추는 방법이 널리 사용 되어 오고 있었다. 하지만, 이와 같은 코팅 방법은 열적팽창 불일치, 물질 선택의 어려움뿐만 아니라 낮은 반사율을 포함하는 파장 및 빛의 입사각 영역의 제한 등 여러 문제점을 지니고 있다. 이러한 문제점을 보완하기 위해, 표면에 서브파장의 주기를 갖는 나노구조(subwavelength structure, SWS)의 형성에 관한 연구가 활발히 진행되고 있다. 습식 식각보다 건식 식각을 이용한 SWS 제작 방법이 표면 profile을 제어하기 용이하나 패턴 형성을 위해 식각 마스크가 필요하다. 최근, 복잡하고 고가의 전자빔 또는 나노임프린트를 이용한 패턴 형성보다, 간단/저렴하며 대면적 제작이 용이한 금속 나노입자 마스크를 이용한 SWS의 제작에 대한 연구가 활발히 진행되고 있다. 또한 SWS의 무반사 특성은 표면 profile에 따라 크게 영향을 받는다. 따라서 본 실험에서는 열적 응집현상에 의해 형성되는 self-assembled Pt 나노입자 식각 마스크 및 $SiCl_4$가스를 사용한 유도결합 플라즈마(inductively coupled plasma, ICP) 장비를 이용하여 무반사 실리콘 SWS를 제작하였으며, SWS 표면 profile에 따른 구조적 및 무반사 특성을 조사하기 위해 다양한 공정조건을 변화시켰다. 실리콘 기판 위의 Pt 박막은 전자빔 증착(e-beaml evaporation)법을 사용하였고, 급속 열처리(RTA)를 통해 Pt 나노입자의 식각 마스크를 형성시켰다. Pt 나노입자들의 패턴 및 제작된 무반사 실리콘 SWS의 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-VIR-NIR spectrophotometer를 사용하여 350~1050 nm 파장 영역에서의 반사율을 측정하였다. ICP 식각 조건을 변화시켜 5% 이하의 낮은 반사율을 갖는 높이가 높고 쐐기 형태의 실리콘 SWS를 도출하였다.

• ETRI Journal
• /
• v.11 no.1
• /
• pp.89-96
• /
• 1989

$C_2F_6$/$CHF_6$ 플라즈마를 이용한 실리콘 산화막의 반응성이온 식각공정시 실리콘 표면에 형성되는 고분자 잔류막과 근표면 손상영역을 X-선 광전자분광법(x-ray photoelectron spectroscopy)과 러더포드 후방산란법(Rutherford backscattering)을 이용하여 연구하였다. 표면 잔류막은 CF, $CF_2$, $CF_3$, $C-CF_x$, 그리고 C-C/C-H 등의 결합을 가진 불화탄소 고분자로 구성되어 있으며, 또한 C 1s와 Si 2p X-선 광선자 스펙트럼으로부터 C-Si 결합이 존재함을 확인하였다. 반응성이온 식각을 거친 실리콘 표면 구조의 연구결과, 불소와 탄소로 구성된 고분자막($<20 \AA$)이 극표면에 존재하며, 식각 후 공기중에 노출됨에 따라 고분자 잔류층으로 산소가 통과하여 기판을 산화시킴으로써 실리콘 산화막( $~10\AA$)이 그 아래에 형성되었음을 알았다. 그리고 실리콘산화막 아래에 탄소-산소 결합영역이 관찰되었다. 플라즈마 가스의 조성에서 $CHF_3$의 량이 증가함에 따라 고분자 잔류막의 두께가 증가하였으며, 본 연구의 실험조건에서 2분간 overetching한 시편의 경우에도 실리콘 표면 영역의 손상정도가 매우 적음을 발견하였다.

• Korean Journal of Materials Research
• /
• v.8 no.9
• /
• pp.825-830
• /
• 1998

자화된 유도결합형 C4F8 플라즈마로 SiO2를 건식식각시 실리콘 표면에 발생하는 손상과 오염에 대하여 연구하였다. 오염의 분석을 위해서 XPS, SIMS, TEM을 사용하였으며, 손상정도를 측정하기 위해서 HRTEM과 Schottky-diode 구성을 통한 I-V특성 측정을 사용하였다. 유도 결합형 C4F8 플라스마에 0에서 18Gauss까지의 자장이 가해짐에 따라서 실리콘 표면에 생기는 잔류막의 두께가 SiO2식각속도와 선택비의 증가와 함께 증가하였으며, XPS를 통하여 그 조성이 fluorine-rich에서 carbon-rich 한 상태로 변화함을 알 수 있었다. 자장을 가하지 않는 상태에서는 표면에서 $40\AA$부근까지 고밀도의 손상층이 관찰되었으나, 자장을 가함에 따라서 노출된 손상층의 깊이는 깊어지나 그 밀도는 줄어들음을 HRTEM을 통하여 관찰 할 수 있었다. Schottky-diode를 통한 I-V특성곡선의 분석으로 자장이 증가함에 따라서 전기적인 손상이 감소함을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1997.07a
• /
• pp.87-87
• /
• 1997