• Title/Summary/Keyword: 개방 전압

Search Result 280, Processing Time 0.031 seconds

An Open-Loop Low Power 8-bit 500Msamples/s 2-Step ADC (개방루프를 이용한 저전력 2단 8-비트 500Msamples/s ADC)

  • 박선재;구자현;김효창;윤재윤;임신일;강성모;김석기
    • Proceedings of the IEEK Conference
    • /
    • 2003.07b
    • /
    • pp.951-954
    • /
    • 2003
  • 본 논문에서는 고속. 저전력에 적합한 개방 구조를 갖는 8-비트 500Msmaples/s 2-Step ADC 를 제안하였다. 500Msmaples/s 의 고속 동작을 위해서 기존의 M-DAC을 이용한 폐쇄 구조 대신 개방형 구조를 사용하였다. 이와 더불어 저전력을 구현하기 위해서 analog-latch 를 제안하여 동적 동작을 수행시킴으로써 전력 소모를 줄였으며 , mux 의 구현 시 reset switch를 이용하여 로딩 시간을 개선함으로써 high-speed 에 적합하도록 설계하였다. 제안된 ADC 는 1-poly 6-metal 0.18um CMOS 공정을 이용하였으며 1.8V 전원 전압을 이용하여 250mW 의 전력을 소모하며 500M 샘플링 주파수에서 120MHz 신호 입력 시 7.6 비트의 ENOB를 얻을 수 있었다.

  • PDF

A Low Power 8-bit 500Msps Pipeline ADC with Open Loop Architecture (개방형 파이프라인 구조의 저전력 8-비트 500Msps ADC)

  • 김신후;김윤정;김효창;윤재윤;임신일;강성모;김석기
    • Proceedings of the IEEK Conference
    • /
    • 2003.07b
    • /
    • pp.955-958
    • /
    • 2003
  • 본 논문에서는 개방형 파이프라인 구조를 이용한 8비트 500Msamples/s ADC를 제안하였다. 8-비트의 해상도에 적합하면서 전력 소모가 적은 5 단 파이프라인 구조로 설계하였으며, 고속 동작에 적합하게 MUX 스위치에서 선택한 신호를 인터폴레이션하는 개방형 구조를 채택하였다. 전력 소모와 전체 칩 면적을 줄이기 위해서, 각 단에서 필요한 신호의 수를 줄이도록 설계하였다. 설계된 ADC 는 3 개의 신호를 이용하여 구현 함으로서 각 단에서의 증폭기 수틀 줄일 수 있었다. 또한 1.8V 의 낮은 전원 전압에 의한 작은 입력 범위에서 8-비트의 해상도를 만족하기 위해서 Offset Cancellation 기법을 사용하였다. 제안된 ADC 는 0.18μ m 일반 CMOS 공정을 이용하여 설계되었으며 시뮬레이션 결과 500Msamples/s에서 220mW의 전력 소모를 가지며, 1.2Vp-p (Differential) 입력 범위에 대해서 약 48dB의 SNDR을(8-비트의 해상도) 가짐을 확인할 수 있었다.

  • PDF

A study on property of using $ALU^+$ for firing in crystalline silicon solar cell ($ALU^+$를 이용한 결정질 태양전지 소성에 따른 특성 연구)

  • Song, Kyuwan;Jang, Juyeon;Yi, Junsin
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2011.05a
    • /
    • pp.123.2-123.2
    • /
    • 2011
  • $ALU^+$ 태양전지는 PN접합을 후면에서 즉, Al을 소성하여 형성시키기 때문에 얼마나 균일하고 두껍게 형성하는 것이 가장 중요하다. 소성(Firing)은 태양전지 제조 과정에서 후면의 접촉을 위한 중요한 공정이다. 본 연구에서는 상업화가 가능한 n-type $ALU^+$ Emitter 태양전지에서 소성 횟수에 따른 특성을 연구 하였다. $ALU^+$ emitter 형성의 최적화를 위해 소성온도를 가변하고, 최적화된 온도에서 소성 횟수에 따른 DIV 측정을 통해 셀을 분석 하였다. 소성 횟수는 1~3회로 하였고, 그 결과 단락전류 밀도(Jsc)가 33.57mA/$cm^2$로 처음보다 15.1%증가 하였고, 곡선인자(Fill Factor)는 3회에서 66.04%로 218%증가 하였다. Al을 짧은 시간 안에 소성을 시키므로 해서 후면의 $P^+$ Emitter가 균일하게 형성되었기 때문에 개방전압(Voc)의 증가를 확인하였다. 본 연구를 통해 $ALU^+$ 태양전지의 후면 Aluminium 소성 조건의 최적화를 통하여 $ALU^+$ emitter가 충분히 형성되지 못하면 누설전류가 발생되고 직렬저항(Rs)이 크게 증가하여 개방전압(Voc) 및 단락전류밀도(Jsc)의 감소가 발생하게 되고, 직렬저항(Rs)의 증가와 병렬저항(Rsh)의 감소는 Fill Factor의 급격한 감소를 초래하게 됨을 알 수 있다. 이를 개선하면 태양전지 효율을 상승시키는 결과를 얻을 수 있음을 확인하였다.

  • PDF

Amorphous silicon thin-film solar cells with high open circuit voltage by using textured ZnO:Al front TCO (ZnO:Al 투명전도막을 이용한 높은 개방전압을 갖는 비정질 실리콘 박막 태양전지 제조)

  • Lee, Jeeong-Chul;Ahn, Se-Hin;Yun, Jae-Ho;Song, Jin-Soo;Yoon, Kyung-Hoon
    • New & Renewable Energy
    • /
    • v.2 no.3
    • /
    • pp.31-36
    • /
    • 2006
  • Superstrate pin amorphous silicon thin-film(a-Si:H) solar cells are prepared on $SnO_2:F$ and ZnO:Al transparent conducting oxides(TCO) in order to see the effect of TCO/p-layers on a-Si:H solar cell operation. The solar cells prepared on textured ZnO:Al have higher open circuit voltage VOC than cells prepared on $SnO_2:F$. Presence of thin microcrystalline p-type silicon layer(${\mu}c-Si:H$) between ZnO:Al and p a-SiC:H plays a major role by causing improvement in fill factor as well as $V_{OC}$ of a-Si:H solar cells prepared on ZnO:Al TCO. Without any treatment of pi interface, we could obtain high $V_{OC}$ of 994mV while keeping fill factor(72.7%) and short circuit current density $J_{SC}$ at the same level as for the cells on $SnO_2:F$ TCO. This high $V_{OC}$ value can be attributed to modification in the current transport in this region due to creation of a potential barrier.

  • PDF

Effect of Active layer (P3HT:PCBM) Thickness on the Performance of Bulk Heterojunction Solar Cells (Active layer (P3HT:PCBM) 두께에 따른 유기물 태양전지의 제작 및 특성 분석)

  • Baek, Woon-Hyuk;Kim, Jung-Min;Yoon, Tae-Sik;Lee, Hyun Ho;Kim, Yong-Sang
    • Proceedings of the KIEE Conference
    • /
    • 2008.07a
    • /
    • pp.1154-1155
    • /
    • 2008
  • 본 연구에서는 전자 주개 물질(electron donor)인 regioregular poly(3-hexylthiophene)(P3HT)와 전자 받개 물질(electron acceptor)인 phenyl-$C_{61}$-butyric acid methyl ester (PCBM)을 혼합한 복합 박막 구조(Bulk Heterojunction)를 이용하여 태양전지를 제작하고 광활성층(Active layer)의 두께를 변화시키면서 광학적 특성 및 전기적 특성에 대해 분석하였다. 광활성층의 두께가 두꺼워 질수록 광흡수율이 높기 때문에 태양전지의 효율이 증가하여 200nm정도의 두께에서 가장 좋은 특성을 보였으며, 그 이상의 두께에서는 광흡수율이 높더라도 직렬저항(Series resistance)의 증가로 개방 회로 전압이 감소하는 것을 볼 수 있었으며, 최적화된 광활성층의 두께(190nm)에서 개방 회로 전압($V_{oc}$)은 0.6V, 단락 회로 전류($J_{sc}$)는 8.29mA, Fill factor(FF)는 0.59, 전력변환효율($\eta$)은 2.94%였다.

  • PDF

A study of etch-back structure for high efficiency in crystalline silicon solar cells (결정질 태양전지의 고효율화를 위한 선택적 도핑 중 에치-백 구조에 관한 연구)

  • Jung, Woo-Won;Yang, Du-Hwan;Lee, Yong-U;Gong, Dae-Yeong;Kim, Seon-Yong;Yi, Jun-Sin
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2009.11a
    • /
    • pp.347-347
    • /
    • 2009
  • 결정질 태양전지의 공정에 있어서 호모지니어스(homogeneous)한 구조보다 향상된 변환효율을 얻기 위해 선택적 도핑 방법에 관한 연구가 활발하다. 선택적 도핑 방법이란 에미터(emitter) 층을 $n^{++}$ 영역과 $n^+$ 영역으로 나누어 향상된 전류밀도와 개방전압을 얻기 위한 방법이다. 본 연구에서 제시된 RIE 에치-백 구조는 다수의 선택적 도핑 방법 중 하나이다. 기존의 에치-백 구조는 전면 전극 형성 후 RIE 공정을 수행하기 때문에 전면 전극이 손상되고 RIE 데미지(damage)가 발생되는 문제점이 있었다. 그러나 본 연구에서 제시된 구조는 기존의 에치-백 구조와 달리 RIE 에칭 후 발생된 데미지를 제거하는 추가적인 공정인 질산 패시베이션(nitric acid passivation)이 수행되었다. 또한 본 연구에서 새롭게 제시된 블라킹 마스크 페이스트(blocking mask paste)는 기존의 에치-백 구조에서 발생된 전극 손상 문제를 해결해 주고 있다. 이러한 결과로 호모지니어스 구조보다 향상된 전류밀도 (35.77 mA/$cm^2$), 개방전압 (625 mV), FF (78.01%), 변환효율 (17.43%)를 얻었다.

  • PDF

레이저 텍스처링을 통한 다결정 실리콘 태양전지 제작

  • Choe, Pyeong-Ho;Kim, Sang-Seop;Choe, Byeong-Deok
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.307-307
    • /
    • 2012
  • 현재 태양전지 시장은 결정질 태양전지가 주류를 차지하고 있으며 이중 상대적으로 재료비가 저렴한 다결정 실리콘 기반의 고효율 태양전지 제작에 대한 연구가 활발히 진행되고 있다. 이에 본 실험에서는 표면 텍스처링 방법에 따른 태양전지 소자의 특성 변화에 대한 실험을 진행하였다. 일반적으로 다결정 태양전지의 경우 산성용액을 이용한 표면 텍스처링을 실시하는데 이 경우 표면에 형성된 텍스처 구조는 산성용액의 등방성 식각으로 인해 반구(Hemisphere) 형태의 구조를 띄게 된다. 이는 표면에서의 광흡수율을 떨어뜨려 태양전지 소자의 효율을 저해하는 원인이 된다. 따라서 본 연구에서는 다결정 실리콘 태양전지의 효율 향상을 위해 레이저를 이용한 차세대 텍스처링 방법에 대한 연구를 진행하였다. 우선 355 nm 파장의 Ultra-Violet (UV) 레이저를 소자 표면에 조사함으로써 $10{\mu}m$의 dot diameter와 depth를 갖는 honey comb 배열의 hole을 형성하였다. 이후 산성용액에 담가 레이저 공정 후의 slag를 제거해 최종적으로 피라미드 형태의 구조를 형성하였다. Suns_Voc 효율 측정 결과 산성용액을 이용한 텍스처링의 경우 개방 전압이 611 mV, 곡선인자가 81%, 효율이 17.32%로 각각 측정되었다. 반면, 레이저 텍스처링의 경우에서는 개방전압이 631 mV, 곡선인자가 83%, 효율이 18.33%로 용액 텍스처링 방법보다 우수한 특성을 보였다. 이는 UV 레이저 텍스처링을 통해 형성된 피라미드 형태의 표면 구조에서의 광흡수율이 산성용액을 이용한 방법보다 우수함을 말하며, 따라서 태양전지의 주요 파라미터가 향상된 결과를 보였다. 본 실험에서는 레이저 텍스처링을 통한 태양전지 제작에 대한 방법을 제시하며, 향후 고효율의 다결정 태양전지 제작에 있어 기여 할 것으로 판단된다.

  • PDF

Amorphous silicon thin-film solar cells with high open circuit voltage by using textured ZnO:Al front TCO (ZnO:Al 투명전도막을 이용한 높은 개방전압을 갖는 비정질 실리콘 박막 태양전지 제조)

  • Lee, Jeong-Chul;Dutta, Viresh;Yi, Jun-Sin;Song, Jin-Soo;Yoon, Kyung-Hoon
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2006.06a
    • /
    • pp.158-161
    • /
    • 2006
  • Superstrate pin amorphous silicon thin-film (a-Si:H) solar cells are prepared on $SnO_2:F$ and ZnO:Al transparent conducting oxides (TCO) In order to see the effect of TCO/P-layers on a-Si:H solar cell operation. The solar cells prepared on textured ZnO:Al have higher open circuit voltage $V_{oc}$ than cells prepared on $SnO_2:F$. Presence of thin microcrystalline p-type silicon layer $({\mu}c-Si:H)$ between ZnO:Al and p a-SiC:H plays a major role by causing improvement in fill factor as well as $V_{oc}$, of a-Si:H solar cells prepared on ZnO:Al TCO. Without any treatment of pi interface, we could obtain high $V_{oc}$, of 994mv while keeping fill factor (72.7%) and short circuit current density $J_{sc}$ at the same level as for the cells on $SnO_2:F$ TCO. This high $V_{oc}$ value can be attributed to modification in the current transport in this region due to creation of a potential barrier.

  • PDF

Trans-Z-souce Inverter using lossless snubber (무손실 스너버를 적용한 트랜스-Z-소스 인버터)

  • Choi, Seokmin;Kim, Heung-Geun;Cha, Honnyong;Jun, Tae-won;Nho, Eui-cheol
    • Proceedings of the KIPE Conference
    • /
    • 2013.11a
    • /
    • pp.52-53
    • /
    • 2013
  • Z-소스 인버터는 스위치의 암 단락과 개방을 이용한 인버터로써 기존의 전압형과 전류형 인버터의 단점을 개선하면서 승압 및 강압 기능을 동시에 가질 수 있다. 하지만 주전원과 스위치 회로 사잉에 위치한 임피던스 네트워크 때문에 스위칭 소자에 과도한 전압 오버슈트가 발생하며, 암 단락으로 인한 스위칭 손실이 기존의 전압형 인버터보다 증가하게 되는 단점이 있다. 본 논문에서는 소프트 스위칭 구현이 가능한 무손실 스너버를 적용한 소프트 스위칭 트랜스-Z-소스 인버터를 제안한다.

  • PDF

Failure Cause Analysis for Loss of Off-site Power Test during Normal Full Power Operation On Wolsong-4 NPP (월성원전 4호기 전 출력 운전시 소외전원상실시험 실패 원인분석)

  • Chang, Tae-Hee
    • Proceedings of the KIEE Conference
    • /
    • 2000.07a
    • /
    • pp.175-181
    • /
    • 2000
  • 월성원자력4호기가 '99.06.09일 11:53분 경 전출력 소외전원상실시험시 주발전기 병입차단기 및 기동용변압기 차단기의 트립과 동시에 예상 밖의 13.8Kv 원자로 냉각재펌프모터#3(9.000HP)이 순시과전류 보호계전기(50Y) 동작으로 트립되어 이로 인한 냉각재 저유량으로 원자로 제1정지계통이 동작되고 원자로가 비상정지 되어 동 시험이 실패되었음. 이 비정상적인 고장은 예비디젤발전기의 수동 기동 병입과 터빈 수동 정지 및 주발전기 트립후 적절한 조치로 소내전원은 정상적으로 복구되었음. 이에 대해 냉각재펌프모터#3의 순시과전류 동작 원인을 유도전동기의 전원상실 후 발생되는 잔류전압(Residual Voltage)과 공급 모선전압(Bus Voltage) 측면에서 분석하며, 모터의 회전속도, 위상각, 잔류전압크기 변화 및 신속개방 절체시 냉각재펌프모터의 돌입 기동전류를 계산하고, PSS/E 프로그램을 사용한 간략한 모의 사례로 검증하였으며 이에 대한 재발방지를 위한 대책을 제시함.

  • PDF