• Title/Summary/Keyword: 가속 성능

Search Result 945, Processing Time 0.029 seconds

Research on the Main Memory Access Count According to the On-Chip Memory Size of an Artificial Neural Network (인공 신경망 가속기 온칩 메모리 크기에 따른 주메모리 접근 횟수 추정에 대한 연구)

  • Cho, Seok-Jae;Park, Sungkyung;Park, Chester Sungchung
    • Journal of IKEEE
    • /
    • v.25 no.1
    • /
    • pp.180-192
    • /
    • 2021
  • One widely used algorithm for image recognition and pattern detection is the convolution neural network (CNN). To efficiently handle convolution operations, which account for the majority of computations in the CNN, we use hardware accelerators to improve the performance of CNN applications. In using these hardware accelerators, the CNN fetches data from the off-chip DRAM, as the massive computational volume of data makes it difficult to derive performance improvements only from memory inside the hardware accelerator. In other words, data communication between off-chip DRAM and memory inside the accelerator has a significant impact on the performance of CNN applications. In this paper, a simulator for the CNN is developed to analyze the main memory or DRAM access with respect to the size of the on-chip memory or global buffer inside the CNN accelerator. For AlexNet, one of the CNN architectures, when simulated with increasing the size of the global buffer, we found that the global buffer of size larger than 100kB has 0.8x as low a DRAM access count as the global buffer of size smaller than 100kB.

A Numerical Study on Charactericstics of Mixture Composition in Superdeonative Mode Ram Accelerator (초폭굉 모드 램가속기의 혼합기 강도 특성에 대한 수치적 연구)

  • Sung, Kun-Min;Jeung, In-Seuck
    • Proceedings of the Korean Society of Propulsion Engineers Conference
    • /
    • 2008.05a
    • /
    • pp.244-247
    • /
    • 2008
  • Based on ISL' S225 superdetonative mode ram accelerator, numerical simulation is conducted for strong mixture cases ($2H_2+O_2+3CO_2,\;2H_2+O_2+2.5CO_2$). For 3.0CO2 case, projectile is not acclerated, but 2.5CO2 case has sucessful acceleration. It shows that superdetonative mode ram accelerator can be operated when using mixture which strong enough to ignition.

  • PDF

Development of stepping motor controller for Buncher control at PLS 2GeV Linac (포항가속기의 2GeV 선형가속기 번쳐 제어용 스테핑 모터 제어기 개발)

  • Kim, S.C.;Lee, G.S.;Noh, J.T.;Nam, S.H.
    • Proceedings of the KIEE Conference
    • /
    • 1999.07f
    • /
    • pp.2773-2775
    • /
    • 1999
  • 포항가속기의 선형가속기 buncher 및 prebuncher 시스템은 가속기 건설 시에 중국의 IHEP로부터 도입된 것이다. 전체적인 시스템은 완성되었으나, 그 동안 몇 가지의 문제점이 있어, 제한된 조건하에서 사용해왔다. 이와 같은 문제점을 해결하여 선형가속기 기계장치를 이용한 연구를 활성화하고 보다 나은 전자빔을 공급해주기 위하여 일부 기계장치를 포함한 모터 및 구동부, 제어부등에 대한 성능개선을 하였고 현장 시험과 설치를 완료하였다. 특히 모터는 설치가 간단하고 정밀한 제어를 할 수 있는 5선 식 5상 스텝 모터를 사용하였고, 구동부는 MOSFET을 이용한 정 전류 초핑 방식을 채택하여 크기와 발열량을 줄였다. 그리고, 제어부는 4축의 독립된 유닛이 단일의 RS485 직렬 접속에 의해서 원격으로 제어가 가능하도록 구성하였다.

  • PDF

FPGA-based Artificial Neural Network Accelerator Optimization Using Approximate Computing (Approximate computing 기법을 이용한 FPGA 기반 인공 신경망 가속기 최적화)

  • Park, Sangwoo;Kim, Hanyee;Suh, Taeweon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2019.05a
    • /
    • pp.479-481
    • /
    • 2019
  • 본 연구에서는 이미지를 분류하는 인공 신경망 가속기를 최적화했고, 이를 구현하여 기존 인공 신경망 가속기와 성능을 비교 분석했다. FPGA(Field Programmable Fate Array) 보드를 이용하여 가속기를 구현했으며, 해당 보드의 내부 메모리인 BRAM 을 FIFO(First In First Out)구조로 설계하여 메모리 시스템을 구현했다. Approximate computing 기법을 효율적으로 적용하기 위해 FWL(Fractional Word Length)최적점을 분석했고, 이를 기반으로 인공 신경망 가속기의 부동 소수점 연산을 고정 소수점 연산으로 변환했다. 구현된 인공 신경망 가속기는 기존의 인공 신경망에 비해, 약 7.4%더 효율적인 전력소모량을 보였다.

The Formation of Detonation Wave and Acceleration Characteristics with the Ram Accelerator Projectile Shapes (램 가속기 탄체 형상에 따른 데토네이션파와 가속 특성에 관한 연구)

  • 전용희;이재우
    • Journal of the Korean Society of Propulsion Engineers
    • /
    • v.3 no.2
    • /
    • pp.82-91
    • /
    • 1999
  • Projectile shapes of the superdetonative ram accelerator have great effects on shock structures, detonation wave formation, and ram acceleration characteristics. In this study, cone-cylinder-cone, a baseline projectile configuration of the superdetonative combustion mode, double-cone configurations and power-law shape, have been numerically investigated to analyze the effect of the front/rear configuration changes, on the flow field around the projectile, detonation wave formation process, and projectile acceleration characteristics. Hence, a ram projectile configuration with conspicuously improved acceleration characteristics has been proposed by adjusting the double cone angle and height. The results provide useful information for the ram accelerator design optimization study.

  • PDF

Development of Piezoelectric Accelerometers and Their Performance Evaluation (압전형 가속도 센서의 개발과 특성평가에 관한 연구)

  • 이두희;임병덕;이용봉;김정태
    • Transactions of the Korean Society of Mechanical Engineers
    • /
    • v.16 no.4
    • /
    • pp.811-818
    • /
    • 1992
  • The sensor technology has becoming emerging area as the automation process in industry requires higher productivity, better quality, and the reliability. In this research, the dynamic measuring sensor such as piezoelectric accelerometers has been developed. Especially, the research concentrates on a design methodology, an analysis of the structural characteristics, and a method of the performance evaluation. The fabricated piezoelectric accelerometers show that the performance characteristics is better than commercial products available in the current market.

Efficiency Test for Low Electric Power Type and MEMS Based 3-axis Accelerometer (저전력 MEMS 기반 3축 가속도계의 성능 시험)

  • Lee, Byeung-Leul;Lee, Seung-Jae;Moon, Dae-Joong;Jung, Jin-Woo
    • Journal of the Korea institute for structural maintenance and inspection
    • /
    • v.18 no.1
    • /
    • pp.160-165
    • /
    • 2014
  • In this study, an efficiency test was performed by fabricating MEMS (Micro Electro Mechanical Systems) based 3-axis acceleration sensor modules and an earthquake monitoring system was composed. Data acquisition device (NI-9239) with a 24bit ADC (Analog to Digital Converter) was used for improving the performance of 3-axis acceleration sensor modules and filtered data (100Hz Low Pass Filter) was used for reducing noises. Also this paper focused on detecting meaningful vibration in the building by developing the earthquake monitoring software. If vector sum of 3-axis acceleration is greater than the preset value, the value will be recorded and saved to the file.

The Status and prospect of Pohang Synchrotron Light Source at PAL on its 25th Anniversary

  • Jo, Mu-Hyeon
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.08a
    • /
    • pp.61.2-61.2
    • /
    • 2013
  • 우리나라 최초의 거대과학 장치인 포항방사광가속기(PLS)는 지난 16년(1994~2010) 동안 국내외 이용자에게 제3세대 방사광을 제공했다. 최초 2기의 빔라인을 시작으로 꾸준하게 빔라인 증설과 성능개선을 위해 노력해 왔다. 지속해서 늘어나는 방사광 이용자 수와 더욱더 좋은 수준의 방사광 요구에 부응하기 위하여 2009년부터 3년 동안 가속장치의 성능향상사업(PLS-II)을 마쳤다. PLS-II는 PLS 대비에너지와 빔전류는 3 GeV, 400 mA로 늘리는 반면 빔의 크기는 크게 줄이고 빔안정성을 개선한 고품질 X-선 방사광 발생장치이다. 2012년부터 16기의 삽입장치 빔라인을 포함한 30기의 빔라인을 가동하여 이용자 지원을 하고 있으며 초전도케비티 설치를 포함한 목표 성능의 확보에도 많은 노력을 기울이고 있다. 현재는 6 nm-rad의 빔에 미턴스, 3-GeV전자빔, 약 0.5 ${\mu}m-rms$ 빔안정도를 가진 200 mA Top-up 운전으로 빔을 제공 하고 있으며 2014년 말에는 저장전류 400 mA급의 PLS-II 목표치로 운전할 계획이다. 본 발표에서는 포항가속기의 25년 역사를 돌아보고 가속장치의 건설에 얽힌 이야기, 중요장치 그리고 운전과 빔제공에 관한 내용, 특히 핵심 운전가치인 빔안정성을 개선하고 유지하기 위한 노력을 빔운전 측면과 진공을 포함한 엔지지어링 측면에서 언급하고자 한다. PLS 건설부터 현재 운용 중인 30기의 빔라인에서 수행된 연구 성과의 통계에 대하여 훑어보고 X-선 산란과 광전자분광을 이용한 구조, 성분 및 물성분석, 그리고 이미징 등의 분야에서 나온 탁월한 연구 결과를 살펴본다. 앞으로 건설될 신규 빔라인과 빔라인의 향후 운영 방향을 소개한다. 마지막으로 지금 포항가속기연구소에서 건설 중인 제4세대 가속기(X-선 자유전자레이저) 프로젝트의 개요 및 건설 현황과 함께 앞으로 기대되는 새로운 과학에 대하여도 소개하고자 한다.

  • PDF

Study of Accelerator Architecture to Support Image-Based Rendering (영상 기반 렌더링을 지원하는 가속기 구조에 관한 연구)

  • 정우남;이승기;박우찬;한탁돈
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.19-21
    • /
    • 2001
  • 현재 실시간의 실감 영상을 위한 다양한 기법들에 대한 활발한 연구가 진행되고 있다. 영상 기반 렌더링은 새롭게 주목 받고 있는 렌더링 방법으로 기존의 기하학 기반 렌더링과는 다르게 모델을 작성하는데 쉽게 사용될 뿐 아니라. 실감 영상을 만들어 내는 것에도 탁월한 성능을 나타내고 있다. 현재 사용하는 그래픽 가속기는 기하학 기반 렌더링의 방법을 위주의 설계되고 있는 추세이다. 이에 영상 기반 렌더링을 지원하는 구조의 제안을 통해서 실시간 영상의 생성을 가능하게 하였다. 또한 기존의 그래픽 가속기와의 통합을 통해 하드웨어 비용을 절감하며 효율적으로 두 가지 기법을 지원하는 구조를 제안하였다.

  • PDF

The Implementation of Graphic Pipeline Simulator for 3D Graphic Accelerator Hardware Design (3차원 그래픽 가속 하드웨어 설계를 위한 그래픽 파이프라인 시뮬레이터 구현)

  • 이원종;박우찬;한탁돈
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.10c
    • /
    • pp.3-5
    • /
    • 2000
  • 고성능의 3차원 그래픽 가속기 설계를 위해서는 어플리케이션, 하드웨어 구조, 수행모델 채택, 설계비용 등의 다양한 고려사항이 요구되고 따라서 각 모델에 따른 사전 시뮬레이션 환경구축은 반드시 필요하다. 이에 본 논문에서는 기본적인 3차원 그래픽 파이프라인 작업을 수행하여 다양한 결과를 보여주는 이식성 높은 시뮬레이션 환경을 제공함으로써 3차원 그래픽 가속하드웨어 세부모듈 설계에 필요한 설계 고려사항을 효과적으로 제시할 수 있게 하였다.

  • PDF