• Title/Summary/Keyword: 가속효과

Search Result 595, Processing Time 0.026 seconds

A Study on the Effect of Focusing and Bending by Magnet in the S-band Electron Linear Accelerator

  • Cha, Seong-Su;Song, Gi-Baek;Park, Hyeong-Dal;Lee, Byeong-No;Kim, Yu-Jong;Lee, Byeong-Cheol
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.08a
    • /
    • pp.110-110
    • /
    • 2013
  • 진공중을 전파하는 번치된 전자빔은 공간전하 효과로 빔이 퍼지게 된다. 본 연구의 중점 내용은 S-band 고주파 전자 가속기를 개발하는데 있다. 전자 가속기란 전자를 수 MeV의 에너지로 가속시키는 장치이다. 가속기의 중요한 3대 요소는 진공, 전자석, RF이다. 본 연구에서는 가속기에서 중요한 좋은 진공상태에서 좋은 전자석을 사용하여 실험하였다. S-band(2852~2860 MHz) 고주파 전자가속기의 캐비티내 전기장의 효과로 가속되는 번치된 전자빔의 집속 및 스티어링 효과를 얻기 위하여 스티어링 및 솔레노이드 전자석을 제작하여 실험에 사용하였고, 실제 빔을 인출 후 포커싱 및 스티어링 효과를 관찰 할 수 있었다.

  • PDF

압전형 가속도 센서의 잡음 대책

  • 곽증효;최동수;김점호;손은영
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 1991.10a
    • /
    • pp.90-93
    • /
    • 1991
  • 압전형 가속도 센서(AMP 내장형 PA-01)의 전원 NOISE 영향은 가속도 센서의 금속부 구조 및 내장된 임피이던스 변환기의 역할을 하는 내장 AMP의 차페성 저항등에 원인에 있었다. 이 전원 NOISE 영향을 저하시키기 위하여 가속도 센서부의 UNIT CELL과 HOUSING 본체와의 절연 저항을 600㏁ 이상 되게하여 절연성 향상 및 임피이던스 변환기의 차페로 인하여 전원 NOISE 영향을 1/200∼1/2000 정도로 감소시킬수 있었다. 이때 UNIT CELL과 HOUSING 본체와의 절연 처리오 NOISE차페효과로 1/20 정도로 줄일 수 있었으며, 내장 AMP 차페로는 1/10∼1/100의 노이즈 차페효과를 얻을 수 있었다.

중력장 가속도, 중력 가속도, 그리고 가속도계 측정값 사이의 관계

  • Lee, Hyeong-Geun
    • ICROS
    • /
    • v.16 no.3
    • /
    • pp.40-45
    • /
    • 2010
  • 물체의 운동을 측정하기 위하여 관성 센서(inertial sensor)에 대한 배경 지식이 없는 사용자가 가속도계(accelerometer)를 사용하고자 할 경우 센서의 이름이 주는 혼동에 의하여 물체의 운동 가속도(acceleration)를 쉽게 얻어낼 수 있으리라 기대하게 된다. 반면, 가속도계가 실제 측정하여 주는 값은 비력 가속도(acceleration due to specific force)에 해당되므로 적절한 처리를 부가하지 않으면 기대한 바와 같이 물체의 운동 가속도를 얻을 수 없다. 가속도계의 측정값으로부터 운동 가속도를 추출하기 위해서는 중력장 가속도 (gravitational acceleration), 중력 가속도 (acceleration due to gravity), 비력 가속도, 그리고 운동 가속도 사이의 관계를 명확하게 구분 이해할 필요가 있다. 본 고에서는 앞선 고들에서 다룬(막대) 벡터, 좌표값, 좌표계, 좌표변환행렬, 그리고 코리올리 효과 등의 개념을 확장하여 다양한 개념의 가속도들을 구분 설명하였다.

Cycle-life Test Time Reduction in Secondary Rechargeable Batteries by Combining Different Types of Acceleration (서로 다른 가속기법의 결합을 통한 2차 전지 사이클 시험 시간의 단축)

  • Park, Jong-In;Park, Jung-Won;Jung, Min-Ho;Huh, Yang-Hyun;Bae, Suk-Joo
    • Journal of Korean Society of Industrial and Systems Engineering
    • /
    • v.31 no.4
    • /
    • pp.153-161
    • /
    • 2008
  • 신뢰성 평가 시험은 종종 성능 평가에 장기간의 시간이 요구되며, 전체 생산비용까지 증가시키는 문제점을 안고 있다 스트레스를 이용한 가속수명시험은 제품의 신뢰성 고장과 밀접한 관련이 있는 고장 메커니즘의 촉진을 통해 고장에 이르는 기간을 단축함으로써 신뢰성 평가의 효율성을 도모할 수 있다. 본 연구에서는 이러한 스트레스 가속 시험에 빈도가속(Usage-Rate Acceleration) 또는 판정가속(Tightening Critical-Values) 등을 결합하여 한층 높은 가속효과를 도모하는 방법을 제안하고, 국내에서 생산되고 있는 2차 전지 제품에 대한 실제 시험 사례분석을 통해 결합된 가속방법의 효과를 실증적으로 보여주고 있다.

영상 제품 PBA Level에서의 HALT 적용 사례

  • 박상득;최완수;강상구;심진원
    • Proceedings of the Korean Reliability Society Conference
    • /
    • 2000.04a
    • /
    • pp.81-87
    • /
    • 2000
  • 최근 신뢰성 가속 시험 분야에서 제품의 잠재 또는 취약 부위를 단기간에 효과적으로 검출할 수 있도록 개발된 HALT(Highly Accelerated Life Test) 기술을 당사에서 생산 중인 영상제품에 적용하였다. 적용 결과 HALT는 기존의 보증용 가속 시험에서 추구하는 고장 데이터의 통계적인 수명 예측이나 고장률 추정의 절차를 따르지 않고도 한계 스트레스 시험을 이용하여 제품의 잠재적인 취약부위를 단시간에 효과적으로 촉진하고 들춰 내어 전자 제품에 적용할 수 있는 유용한 가속 스트레스 시험 기술임이 입증되었다.

  • PDF

동형암호 가속 하드웨어 개발 기술 동향 분석

  • Kevin Nam;Heonhui Jung;Yunheung Paek
    • Review of KIISC
    • /
    • v.33 no.5
    • /
    • pp.47-55
    • /
    • 2023
  • 동형암호는 암호화 상태에서도 연산이 가능하다는 특징을 지니고 있어 매우 유망한 프라이버시 보호 기술로 알려져 있다. 하지만 이런 장점에도 불구하고 아직 활발히 활용되지 못하고 있는데, 이는 매우 느린 연산 성능이라는 단점 때문이다. 이런 단점을 극복하기 위해서 동형암호 가속을 목표로 하는 많은 연구들이 수행되었으나, 아직 보편화 수준에 도달하지 못했으며, 특히 각 연구들이 독립적으로 산개되어 시너지효과를 누리지 못하고 있다는 특징을 보여주고 있다. 본 논문은 산업/학계의 다양한 동형암호 가속 연구들을 분류, 소개하며, 이들간의 관계를 분석하여 시너지 효과를 누릴 수 있는 가이드라인을 제시한다.

Effects of a Cognitive Acceleration Program on Primary School Students (CASE 프로그램에 의한 초등학생들의 인지가속 효과)

  • 최병순;한효순;신애경;김선자;박종윤
    • Journal of Korean Elementary Science Education
    • /
    • v.22 no.1
    • /
    • pp.1-14
    • /
    • 2003
  • This study investigated the effects of the cognitive acceleration program devised for accelerating the development of formal reasoning ability of students. ‘Thinking Science’ activities developed by the Cognitive Acceleration through Science Education(CASE) project were implemented to 420 students in 5th grade aged 10+ in four elementary schools over a period of two yea. Homogeneity between the experimental group and control group was tested with SRT II, and the improvement of formal reasoning ability of the students was tested with SRT III. The results were analyzed by treatment, gender, and cognitive levels of the students. Statistically significant gains were shown in the CASE group compared with those in the control group. Cognitive level of girls in the CASE group increased as compared with the control group, while there was moderate effect in boys for the primary school. These results implied that the thinking science activities were effective in cognitive acceleration of girls aged 10+. It was shown that much more CASE students in concrete operational level shifted to formal operational level as compared with the control group while there were no significant effects in the other levels for primary school.

  • PDF

휴대용 CST Deck부의 가속시험을 활용한 출하 수명 보증 시험법 개발

  • 허양현;고영준
    • Proceedings of the Korean Reliability Society Conference
    • /
    • 2000.11a
    • /
    • pp.229-233
    • /
    • 2000
  • 본 Study는 휴대용 CST Deck부의 신뢰성 개선/보증활동 중에서 출하수명 보증을 위해 개발한 가속시험에 관한 것이다. 휴대용 CST의 사용 환경과 Deck부의 고장 특성을 고려하여 진동 Stress를 가속 인자로 검토하였고, 예비 시험을 통해 타당성을 확인하였다. 3 수준에서 실시한 수명 Data를 역거듭 제곱 모형을 적용하여 사용자 수준에서의 신뢰성 정보를 추정하였고, 이를 시장 Data와 비교하여 모형의 타당성을 검토하였다. 3 수준 중에서 가장 Stress가 높은 수준에서의 시험을 출하 수명 보증 시험으로 선정하였고, 이 때 가속 효과는 약 55배인 것으로 추정된다.

  • PDF

Buffering analysis of CNN module based on RISC-V platform (RISC-V 플랫폼 기반 CNN 모듈의 버퍼링 분석)

  • Kim, Jin-Young;Lim, Seung-Ho
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2021.05a
    • /
    • pp.9-11
    • /
    • 2021
  • 최근 임베디드 엣지 컴퓨팅 디바이스에서 AI와 같은 인공지은 연산을 수행하여 AI 추론 연산의 가속화 및 분산화가 많이 이루어지고 있다. 엣지 디바이스는 임베디드 프로세서를 기반으로 AI의 가속 연산을 위해서 내부에 딥러닝 가속기를 포함하여 가속화시키는 시스템 구성을 하고 있다. 딥러닝 가속기는 복잡한 Neural Network 연산을 위한 데이터 이동이 많으며 외부 메모리와 내부 딥러닝 가속기간의 효율적인 데이터 이동 및 버퍼링이 필요하다. 본 연구에서는 엣지 디바이스 딥러닝 가속기 내부의 버퍼 구조를 모델링하고, 버퍼의 크기에 따른 버퍼링 효과를 분석해 보았다. 딥러닝 가속기 버퍼 구조는 RISC-V 프로세서 기반 가상 플랫폼에 구현되었다. 이를 통해서 딥러닝 모델에 따른 딥러닝 가속기 버퍼의 사용성을 분석할 수 있다.